MyFPGA Forum

 找回密码
 注册
搜索
查看: 4073|回复: 4
打印 上一主题 下一主题

关于译码算法的问题

[复制链接]
跳转到指定楼层
1#
发表于 2015-7-15 09:42:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

我们团队已经写出了完整的代码,但是在L等于1的时候,一帧1024运行需要3秒左右,L等于其他值的时候时间就更久了,这样进行数据采集用Matlab仿真时间就会特别长,请问有没有更简便速度更快的译码算法可以借鉴。已经改进好几天了,没进展,很着急啊。。
2#
发表于 2015-7-15 09:49:51 | 只看该作者
这个已经比我最开始的算法块了,我的1024 l=1 用时30s
3#
 楼主| 发表于 2015-7-15 09:51:58 | 只看该作者
可是还是很慢啊,应该在20ms左右才对
5#
发表于 2015-7-20 11:23:58 | 只看该作者
5G174 发表于 2015-7-15 09:51
可是还是很慢啊,应该在20ms左右才对

请仔细看看能不能利用中间计算结果而省去重复计算的地方。

L=1时就是SC译码,那么除去取址、写数据,每一次译码就正好需要 N*log2(N)次的F或G计算操作;因为是SC译码,连路径复制都不需要。也就是说,N=1024的话,每一帧只需要5120次比较、5120次符号位计算(F操作)以及5120次加法(G操作)即可。以当代CPU的计算能力,做这些操作不应该这么慢的。即使算上读写数据,2~3ms就足够足够了(我这边的C语言实现,只需要不到0.4ms,Matlab就算慢点也不至于慢十几倍)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-4-29 10:36 , Processed in 0.039523 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表