MyFPGA Forum

 找回密码
 注册
搜索
查看: 1733|回复: 2
打印 上一主题 下一主题

程序定点仿真问题?求老师和各位技术大神解答!!谢谢

[复制链接]
跳转到指定楼层
1#
发表于 2015-6-23 20:26:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
程序做定点仿真结果与浮点仿真结果相差大概0.3--0.5dB,L值越大结果相差越大,怎么解决?   LLR为8bit其中2位小数点,PM为13bit。
2#
发表于 2015-6-26 08:38:57 | 只看该作者
请问您做数值饱和了吗? 这种量化方案我们是有实现的,L=16的时候性能损失也远远不到0.1dB。如果是SC的话,量化只需要5~6个比特就足够了。
建议固定译码器输入信号向量,将定点和浮点程序的中间数据做仔细对比。
PS:我们关注的FER区间在0.1~0.001之间。
3#
 楼主| 发表于 2015-6-29 16:30:43 | 只看该作者
谢谢!我已经做到0.1dB以内了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-15 19:59 , Processed in 0.035646 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表