MyFPGA Forum

 找回密码
 注册
搜索
查看: 4133|回复: 1

DE2_TV 用于PAL

[复制链接]
发表于 2014-8-10 17:45:31 | 显示全部楼层 |阅读模式
将DE2_TV用于PAL
友晶提供的DE2_TV_New_V1适用于NTSC制式的视频输入,若要用于PAL视频输入, 需要做如下修改。
1  I2C_AV_Config 131行附近更改如下, 注释号后是原来的数据:
        SET_VIDEO+0:        LUT_DATA        <=        16'h0080;  //1500
        SET_VIDEO+1:        LUT_DATA        <=        16'h0701;  //1741
        SET_VIDEO+2:        LUT_DATA        <=        16'h1001;  //3a16
        SET_VIDEO+3:        LUT_DATA        <=        16'h1500;  //5004
        SET_VIDEO+4:        LUT_DATA        <=        16'h1741;  //c305
        SET_VIDEO+5:        LUT_DATA        <=        16'h19fa;  //c480
        SET_VIDEO+6:        LUT_DATA        <=        16'h37A0;  //0e80
        SET_VIDEO+7:        LUT_DATA        <=        16'h3A16;  //5020
        SET_VIDEO+8:        LUT_DATA        <=        16'h500A;  //5218
        SET_VIDEO+9:        LUT_DATA        <=        16'hC305;  //58Ed
        SET_VIDEO+10:        LUT_DATA        <=        16'hc480;  //77c5
        SET_VIDEO+11:        LUT_DATA        <=        16'h0E80;  //7c93
        SET_VIDEO+12:        LUT_DATA        <=        16'h5020;  //7D00
        SET_VIDEO+13:        LUT_DATA        <=        16'h5218;  //d048
        SET_VIDEO+14:        LUT_DATA        <=        16'h58ed;  //d5a0
        SET_VIDEO+15:        LUT_DATA        <=        16'h77c5;  //d7ea
        SET_VIDEO+16:        LUT_DATA        <=        16'h7c93;  //e43e
        SET_VIDEO+17:        LUT_DATA        <=        16'h7d00;  //ea0f
        SET_VIDEO+18:        LUT_DATA        <=        16'hd048;  //3112
        SET_VIDEO+19:        LUT_DATA        <=        16'hd5a0;  //3281
        SET_VIDEO+20:        LUT_DATA        <=        16'hd7ea;  //3384
        SET_VIDEO+21:        LUT_DATA        <=        16'he43e;  //37a0
        SET_VIDEO+22:        LUT_DATA        <=        16'he93e;  //e580
        SET_VIDEO+23:        LUT_DATA        <=        16'hea0f;  //e603
        SET_VIDEO+24:        LUT_DATA        <=        16'h0402;  //e785
        SET_VIDEO+25:        LUT_DATA        <=        16'h0e00;  //5000
        SET_VIDEO+26:        LUT_DATA        <=        16'h0000;  //5100
        SET_VIDEO+27:        LUT_DATA        <=        16'h0000;  //0050
        SET_VIDEO+28:        LUT_DATA        <=        16'h0000;  //1000
        SET_VIDEO+29:        LUT_DATA        <=        16'h0000;  //0402
        SET_VIDEO+30:        LUT_DATA        <=        16'h0000;  //0860
        SET_VIDEO+31:        LUT_DATA        <=        16'h0000;  //0a18
        SET_VIDEO+32:        LUT_DATA        <=        16'h0000;  //1100
        SET_VIDEO+33:        LUT_DATA        <=        16'h0000;  //2b00
        SET_VIDEO+34:        LUT_DATA        <=        16'h0000;  //2c8c
        SET_VIDEO+35:        LUT_DATA        <=        16'h0000;  //2df8
        SET_VIDEO+36:        LUT_DATA        <=        16'h0000;  //2eee
        SET_VIDEO+37:        LUT_DATA        <=        16'h0000;  //2ff4
        SET_VIDEO+38:        LUT_DATA        <=        16'h0000;  //30d2
        SET_VIDEO+39:        LUT_DATA        <=        16'h0000;  //0e05
        default:                LUT_DATA        <=        16'h0000;
2  TD_Detect 33行改为:
if ((Stable_Cont==24) || (Stable_Cont==25))  //(Stable_Cont==9)
3  DE2_TV  378行改为:
    .WR1_MAX_ADDR(640*576),        //.WR1_MAX_ADDR(640*507),
  385 行改为:
  .RD1_ADDR(640*13),                //        Read odd field and bypess blanking
  .RD1_MAX_ADDR(640*253),
394 行改为:
    .RD2_ADDR(640*301),    //.RD2_ADDR(640*267),                        //        Read even field and bypess blanking
    .RD2_MAX_ADDR(640*541),    //.RD2_MAX_ADDR(640*507),
4  VGA_Ctrl  55行附近改为:
parameter        V_FRONT=        10; //11
parameter        V_SYNC        =        2;
parameter        V_BACK        =        33; //31
parameter        V_ACT          =        480;

评分

1

查看全部评分

 楼主| 发表于 2014-8-17 09:47:44 | 显示全部楼层
还遗漏了一处修改。 Sdram_Control_4Port  414行附近修改如下:
rWR1_MAX_ADDR<=        640*576;    //507
rWR2_ADDR        <=        22'h100000;
rWR2_MAX_ADDR<=        22'h100000+640*576;   //507
rRD1_ADDR        <=        640*13;
rRD1_MAX_ADDR        <=        640*253;
rRD2_ADDR        <=        640*301;   //267
rRD2_MAX_ADDR        <=        640*541;   //507
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-3-29 00:06 , Processed in 0.037747 second(s), 16 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表