MyFPGA Forum

 找回密码
 注册
搜索
查看: 2905|回复: 1
打印 上一主题 下一主题

de2-70—TV 加入其他模块

[复制链接]
1#
发表于 2011-7-20 12:48:26 | 显示全部楼层
你就把所有的文件都当VHDL好了,在你的verilog文件中,以VHDL的方式例化VHDL模块。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-19 07:03 , Processed in 0.033068 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表