MyFPGA Forum

 找回密码
 注册
搜索
查看: 4751|回复: 2
打印 上一主题 下一主题

為何我D5M在螢幕顯示的畫面會不穩定

[复制链接]
1#
发表于 2011-6-2 12:46:59 | 显示全部楼层
应该是时序约束的问题
你可以在TimeQuest 中, 利用工程的qsf 文件生成工程的时序约束文件.SDC
再设置D5M和VGA显示器时钟信号为40.00ns
#D5M
create_clock -period "40.00 ns" \
                    -name {CLOCK_d5m} {GPIO_1[0]}

#VGA_CLK
create_clock -period "40.00 ns" \
                   -name {CLOCK_VGA} {VGA_CLK}
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-8 19:00 , Processed in 0.050730 second(s), 22 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表