MyFPGA Forum

标题: 用IC后端工具看HDL综合结果 [打印本页]

作者: huguangheng 时间: 2010-3-18 20:05
标题: 用IC后端工具看HDL综合结果

之前大的模块用debussy，小的用quartus 里的RTL viewer,更小更关键的用post-map.
现在又有一个可以玩的。用数字IC后端工具，synopsys系列的。
这个是在XP下装VMware，再运行RedHat,其中用synopsys的design compiler和GUI界面design vision 看一个小CRC代码的ASIC综合结果。

在数字后端工具中，有些方面比Quartus 更强大，而且很好玩

好···我知道这个主题属于杂七杂八·····

作者: Steady_Chou 时间: 2010-3-22 19:54
好像很有趣... 这个软件需不需要license阿?? 还是下载就可以用了?

作者: huguangheng 时间: 2010-3-23 10:17
回复 2# Steady_Chou

这个软件虽然需要lic，
不过网上很多地方都已经把这个软件“和谐”了

比如有一个参考 http://blog.ednchina.com/huanyu/250058/message.aspx

作者: wushimin6 时间: 2010-9-17 12:34
这款软件是在服务器下运行的吧

作者: huguangheng 时间: 2010-9-17 18:34
回复 4# wushimin6

服务器也不过是高性能PC吧。。。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)