MyFPGA Forum

标题: DE0+D5M源代碼分享 [打印本页]

作者: keith_shen    时间: 2009-10-28 09:08
标题: DE0+D5M源代碼分享
附件為 DE0+D5M 的源代碼, 影像由 D5M 進來, 透過 DE0 處理後, 由 VGA 輸出.

DE0_D5M.rar

1.19 MB, 下载次数: 719


作者: andylei    时间: 2009-11-2 14:56
刚拿到DE0的板子,试试
作者: wzh6328    时间: 2010-1-5 16:56
有解释吗,谢谢
作者: raidaharry    时间: 2010-2-4 11:24
好好看看 多谢
作者: syjuang    时间: 2010-4-10 13:42
好好看看 多谢
作者: w_m    时间: 2010-5-18 19:44
太有用了 thank you!!
作者: w_m    时间: 2010-5-21 10:06
刚买了个D5M,正需要这个,太感谢了,好好看看!
作者: w_m    时间: 2010-5-21 10:38
版主啊,程序有问题啊,Error: Node instance "u5" instantiates undefined entity "SEG7_LUT_8"
该怎么解决啊,帮忙看看呀。。。
作者: xlbian    时间: 2010-5-22 17:56
很有参考价值!
作者: w_m    时间: 2010-5-25 16:08
回复 8# w_m


    在DE2里面有LED控制部分的程序,把他复制然后黏贴在DE0文件里面,就好了。
作者: w_m    时间: 2010-5-25 16:10
搞错了,自答自问啊:
作者: xiaojun5123    时间: 2010-7-6 09:30
谢谢版主分享,正在做这个,好东西啊,顶。。。
作者: xiaojun5123    时间: 2010-7-7 22:51
正在做这个,看看。。。
作者: xiaojun5123    时间: 2010-7-8 22:16
回复 1# keith_shen


    版主,可以解释下吗?
作者: WPZAC    时间: 2010-7-9 11:06
回复 1# keith_shen


      版主,我需要将D5M采集的像素从500W改变为30W,请问我要怎么做?期待你的指点呀!!谢谢。
作者: WPZAC    时间: 2010-7-12 20:19
回复 9# xlbian


    Reset_Delay reset0  (
  .iCLK(iCLK_50),
  .iRST(iKEY[0]),
  .oRST_0(DLY_RST_0),
  .oRST_1(DLY_RST_1),
  .oRST_2(DLY_RST_2)
);                          请教了,.iCLK(iCLK_50),这个(iCLK_50)怎么理解啊。语法是什么?为什么后面还带个括弧?
作者: xiaojun5123    时间: 2010-7-13 13:04
回复 15# WPZAC


    我记得在D5M数据手册里有这样的说明,就是减少图片分辨率的方法 skiping和bining,用设置来控制图片产生的分辨率,可以去看哈
作者: WPZAC    时间: 2010-7-13 20:01
回复 17# xiaojun5123


    可否说的详细些,thank you!!
作者: Pocahontas    时间: 2010-7-14 09:27
回复 16# WPZAC

这是verilog 的语法, 可以 assign 也可以不 assign, 一般建议 assign, 一来可读性高, 二来比较不会错误。
作者: Pocahontas    时间: 2010-7-14 09:43
回复 15# WPZAC
这边有两种方法 1. 接受 D5M 的数据后自己做 downscaling, 或 2. 从D5M 的设定着手, 修改row/colum size 或 mode 等..
作者: WPZAC    时间: 2010-7-14 12:13
回复 20# Pocahontas


    多谢指点啊,有了方向试试去做,thank you!
作者: xiaojun5123    时间: 2010-7-15 15:52
回复 8# w_m


    这个问题我也遇到了,版主应该只是给了重要的代码,不是完整的吧。。。
作者: xiaojun5123    时间: 2010-7-15 15:56
回复 20# Pocahontas


    在 I2C_CCD_Config中改  register 的设置吗?

assign sensor_start_row          = iZOOM_MODE_SW ?  24'h010036 : 24'h010000;
assign sensor_start_column           = iZOOM_MODE_SW ?  24'h020010 : 24'h020000;
assign sensor_row_size         = iZOOM_MODE_SW ?  24'h0303BF : 24'h03077F;
assign sensor_column_size          = iZOOM_MODE_SW ?  24'h0404FF : 24'h0409FF;
assign sensor_row_mode          = iZOOM_MODE_SW ?  24'h220000 : 24'h220011;
assign sensor_column_mode         = iZOOM_MODE_SW ?  24'h230000 : 24'h230011;
作者: xiaojun5123    时间: 2010-7-15 16:06
[img][[u[/url][/img][/img][/img]回复 18# WPZAC

我也只是刚接触这个,花了一天时间看了哈D5M的数据手册,在第37页有这样的说明:输出的分辨率可以用这二种方式减小:skiping和bining。
需要启用skiping模式,设置Row_Skip和Column_Skip,具体的我再看看,你也可以去看哈这个。
作者: WPZAC    时间: 2010-7-15 21:32
回复 24# xiaojun5123


    在看了,希望可以弄好,我是菜鸟多谢你的指点哦,谢谢。
作者: WPZAC    时间: 2010-7-15 21:33
回复 23# xiaojun5123


    成功没有呢?
作者: xiaojun5123    时间: 2010-7-18 15:41
回复 8# w_m


只要加入 SEG7_LUT_8.v 和  SEG7_LUT.v 文件,然后分别编译它们,在编译DE0_D5M,就不会出现错误了。
作者: wushimin6    时间: 2010-9-17 10:38
谢谢分享
作者: xiaojun5123    时间: 2011-7-20 12:35
回复 16# WPZAC


    这个是例化模块,括号里面的可以使连线也可以之间连接PIN,请参考:用verilog写顶层文件 的语法说明。
作者: johnyeongc    时间: 2013-11-15 14:11
請問可以知道為何已經成功compile了~VGA卻還是沒有output影像嗎?




欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/) Powered by Discuz! X3