MyFPGA Forum

标题: 关于DE2上SDRAM时钟问题 [打印本页]

作者: withoutwing 时间: 2010-6-24 10:30
标题: 关于DE2上SDRAM时钟问题
基于DE2的工程中，在sopc上将SDRAM的时钟设为100M，软件运行时总是提示出错：
Nios II中Verify failed between address 0xxxx and 0xxxxxx，地址提示是sdram出错。
看了所为例程的SDRAM在sopc中都是50M。

不知道100M是否可以，记得同学以前都跑通过。求解！谢谢。

作者: Frank 时间: 2010-6-24 10:45
回复 1# withoutwing

可以跑到100M，只是在PLL中要将SDRAM时钟的相位设为-65°

作者: withoutwing 时间: 2010-6-25 09:38
回复 2# Frank
跑通了，谢谢你！

作者: withoutwing 时间: 2010-7-23 17:38
回复 3# withoutwing
请问版主，之前一直是100M跑通了，今天加入了uc/gui又再次出现了这个错误，软件对它有影响吗？
要怎么解决？

作者: pplin2002 时间: 2011-1-11 15:35
Frank，您好！
请问这个时钟相位偏移怎么算？

作者: lesson 时间: 2011-3-4 11:15
相位偏移网上给出的经验值是-63 或者是 -65

作者: smmaxl 时间: 2011-4-19 10:24
还没碰到这样的问题呢。

作者: 3539591 时间: 2011-5-6 20:34
我就是这样设置的还是跑不通，疯了。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)