MyFPGA Forum

标题: cyclone ii 上使用IP核做除法运算 [打印本页]

作者: guow 时间: 2010-5-26 13:03
标题: cyclone ii 上使用IP核做除法运算
cyclone ii 上使用IP核做除法运算，能否在一个时钟周期内得到结果呢？谢谢~

作者: Steady_Chou 时间: 2010-5-28 09:04
這可能得看你一個时钟周期有多久..

作者: xlbian 时间: 2010-5-28 12:29
一个系统时钟够呛。

作者: lesson 时间: 2010-6-24 19:16
很难~~~~

作者: Pocahontas 时间: 2010-6-25 09:59
不知道您要做什么处理需要在一个时钟周期内完成呢?
Altera 所有运算相关的 IP核, 都会依你所选的模式而有固定的 latency,
请参考 http://www.altera.com/literature/ug/ug_altfp_mfug.pdf
致于除法相关的latency 请参考 p.15

这边在设计上, 常常利用把其它相关的控制讯号也做相对的 pipeline 设计, 而不要求除法在一个时钟周期内完成, 希望这对您有帮助..

作者: woaiboxiniao 时间: 2011-10-9 13:26
学习了........................

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)