MyFPGA Forum

标题: 【FAQ】编译ethernet_100G demo报错很多can't elaborate user hierarchy [打印本页]

作者: BOB_Sun 时间: 2023-1-4 10:02
标题: 【FAQ】编译ethernet_100G demo报错很多can't elaborate user hierarchy
Q：用Quartus Pro v22.2或者v21.4编译Apollo Agilex SOM CD里的ethernet_100G demo都会报错，提示很多can't elaborate user hierarchy......，这怎么解决呢？

A：可以尝试以下步骤再编译：
1. 删除Ethernet_100G\hardware_test_design\common\里面的alt_ehipc3_fm_jtag_avalon，以及Ethernet_100G\里面的ex_100G这2个IP文件夹。
2. Quartus打开ethernet_100G demo，点开IP Components标签，可以看到1中删除的2个IP组件。

3. 双击打开alt_ehipc3_fm_jtag_avalon IP组件，然后点击Generate HDL重新generate IP；依此也打开ex_100G并重新generate。

4. 最后再编译ethernet_100G demo即可。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)