MyFPGA Forum

标题: 【FAQ】添加了.stp配置文件后的Quartus工程再编译就报错 [打印本页]

作者: bingxia 时间: 2022-10-28 10:31
标题: 【FAQ】添加了.stp配置文件后的Quartus工程再编译就报错
Q：使用DE2-115开发板，创建好新的Quartus工程可以正常编译成功；接着配置Signal Tap Logic Analyzer，并将保存好的.stp文件嵌入到Quartus工程，再编译工程时就报错提示can't elaborate inferred hierarchy "sld_hub:auto_hub"，这是什么原因呢？

A：根据错误提示是在编译过程生成C:\Users\...\5471191230.txt时发生了异常，需要检查这个路径名称中是否有中文或空格等特殊符号，将中文字符修改为英文字符并且不能包含特殊字符，再编译工程即可。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)