MyFPGA Forum

标题: 【FAQ】ADA子卡时钟源以及时钟同步问题 [打印本页]

作者: bingxia 时间: 2022-10-18 17:34
标题: 【FAQ】ADA子卡时钟源以及时钟同步问题
本帖最后由 BOB_Sun 于 2022-10-19 14:40 编辑

Q：如果主板接2个或以上ADA子卡的话，比如TR4主板，想请问这些子卡的时钟及其同步是怎么设置的呢？

A：ADA子卡的时钟可以来自子卡板载的100MHz振荡器、子卡AD/DA通道的SMA接口、HSMC/GPIO接口上的PLL。

ADC/DAC的时脉源由JP1、JP2、JP4和JP5跳帽开关选择；而JP6作用是，当使用ADC时，时钟源是由SMA还是100MHz振荡器提供。

1. 如果时钟源都选100MHz振荡器，那时钟是非同步的，因为每片板子上的时钟都是各自独立的；

2. 如果是来自子卡AD/DA通道的SMA接口，要看产生外部时钟的来源是否同步，如果外部时钟是同步发送的，那各子卡之间是同步的；

3. 如果是来自HSMC/GPIO接口上的PLL，自己要处理PLL的输出使之同步。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)