MyFPGA Forum

标题: 【FAQ】DDR3读写不采用流水线(pipeline)形式—one write/read at a time [打印本页]

作者: Doreen    时间: 2021-5-21 15:32
标题: 【FAQ】DDR3读写不采用流水线(pipeline)形式—one write/read at a time
本帖最后由 Doreen 于 2021-5-24 14:09 编辑

Q:使用DE10-Nano做DDR3读写设计,  CD里面的demo  ddr3_rtl 是 流水线形式的读写,想改成” just one write  or read at a time“

A:因為我們用得DDR3(4) IP 都是需要透過AVALON BUS得介面來做讀寫。

可以請他參考AVALON BUS得文件。

https://www.intel.com/content/da ... mnl_avalon_spec.pdf




欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/) Powered by Discuz! X3