MyFPGA Forum

标题: 【DE10-Nano系列教程】FPGA篇(二)--第一个FPGA工程_System_builder [打印本页]

作者: BOB_Sun 时间: 2020-7-13 10:46
标题: 【DE10-Nano系列教程】FPGA篇(二)--第一个FPGA工程_System_builder
本帖最后由 BOB_Sun 于 2020-7-30 17:07 编辑

本帖为友晶科技原创帖，未经许可，不得以任何方式复制或者抄袭本文档之部分或者全部内容。如需要完整文档或转载帖子，请联系myfpga@terasic.com.cn。

一、概述

概述.jpg (44.05 KB, 下载次数: 29)

作者: BOB_Sun 时间: 2020-7-13 10:47
本帖最后由 BOB_Sun 于 2020-7-13 10:56 编辑

二、设备
1. 硬件

PC 主机
Terasic DE10-Nano 开发套件

（注：Terasic DE10-Nano 是一款基于 Intel® Cyclone V SoC FPGA 的开发套件，为开发者提供了灵活的可重构硬件设计平台。如需了解该套件的详情，请访问 Terasic DE10-Nano 官网。）
2. 软件

Quartus Prime 18.1.1 Standard Edition（已安装好 USB Blaster II 驱动）
（注：Quartus Prime 软件的下载和安装可参考 "Quartus 软件安装" ，驱动的安装还可以参考"USB Blaster II 驱动安装" 。）
DE10_Nano_SystemBuilder
（注：DE10_Nano_SystemBuilder 软件可在这里下载。）

作者: BOB_Sun 时间: 2020-7-13 10:48
本帖最后由 BOB_Sun 于 2020-7-14 10:52 编辑

三、操作步骤
3.1创建Quartus工程

3.2 创建 Verilog 模块
在 "REG/WIRE declarations" 处填写信号类型声明语句，在 "Structural coding" 处填写逻辑功能定义语句，完整的代码如下。然后，点击 Quartus 工具栏的 "File --> Save"，保存 system_builder_application.v 文件。

//=======================================================
// This code is generated by Terasic System Builder
//=======================================================
module system_builder_application(
//////////// CLOCK //////////
input FPGA_CLK1_50,
input FPGA_CLK2_50,
input FPGA_CLK3_50,
//////////// LED //////////
output [7:0] LED
);
//=======================================================
// REG/WIRE declarations
//=======================================================
wire clk;
reg [31:0] cnt; // 32-bit 计数器

复制代码

//=======================================================
// Structural coding
//=======================================================

复制代码

3.3 Verilog 代码综合

3.4 编译 Verilog 代码

3.5 对 FPGA 编程

3.6 运行结果

运行结果.jpg (76.46 KB, 下载次数: 33)

对FPGA编程3.jpg (217.53 KB, 下载次数: 33)

对FPGA编程2.jpg (192.15 KB, 下载次数: 32)

对FPGA编程1.jpg (137.95 KB, 下载次数: 28)

编译Verilog代码.jpg (264.36 KB, 下载次数: 33)

Verilog代码综合.jpg (87.12 KB, 下载次数: 31)

创建Quartus软件工程2.jpg (188.56 KB, 下载次数: 33)

创建Quartus软件工程1.jpg (168.33 KB, 下载次数: 29)

作者: BOB_Sun 时间: 2020-7-13 10:48
本帖最后由 BOB_Sun 于 2020-7-13 11:57 编辑

四、回顾与拓展

回顾与拓展.jpg (15.51 KB, 下载次数: 26)

作者: BOB_Sun 时间: 2020-7-16 14:35
本帖最后由 BOB_Sun 于 2020-7-30 17:08 编辑

附录
1. 修订历史

版本	时间	修改记录
V1.0	2020.07.01	初始版本

作者: 3458629874 时间: 2021-1-22 14:55
相当于将接口都集成好了

作者: liu75 时间: 2021-3-11 14:06
谢谢，，，，，，，，，，，，，，，，，，，，，，，，

作者: BOB_Sun 时间: 2021-3-12 13:55

3458629874 发表于 2021-1-22 14:55
相当于将接口都集成好了

您好！
是将顶层设计和引脚分配集成了，逻辑设计还是要自己去做。

作者: binjew 时间: 2021-8-9 15:37
非常感谢楼主的教程！学到很多！

作者: Aceeitros 时间: 2021-10-22 12:57
谢谢分享！内容有帮助。

作者: Robinlin 时间: 2023-5-22 16:47
为什么内容看不了啊

作者: 13671409170 时间: 5 天前
好好好好好好好好好好好好好好好好

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)