MyFPGA Forum

标题: Verilog访问片外sdram [打印本页]

作者: de1-soc 时间: 2016-12-28 19:56
标题: Verilog访问片外sdram
请问通过Verilog编写代码能否控制qsys中SDRAM 控制器来读写FPGA片外的SDRAM。

作者: BOB_Sun 时间: 2017-1-5 09:13
您好！

可以的。可通过Qsys 中SDRAM IP 的avalon slave 接口操作即可。

谢谢！

作者: de1-soc 时间: 2017-1-5 10:06
好的，谢谢

作者: de1-soc 时间: 2017-1-5 10:08

BOB_Sun 发表于 2017-1-5 09:13
您好！

可以的。可通过Qsys 中SDRAM IP 的avalon slave 接口操作即可。

您好
谢谢您的解答

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)