MyFPGA Forum

标题: 关于polar code仿真算法的优化问题 [打印本页]

作者: 幽灵宇 时间: 2015-7-26 12:05
标题: 关于polar code仿真算法的优化问题
我现在已经把译码算法中的所有递归操作改为了非递归，仿真速度依然很慢，发现主要时间浪费在了l≠1时，llr值的复制上，请问对于加快速度有什么好的解决方法吗？

作者: Chris 时间: 2015-7-27 13:45
不是每次路径拷贝都需要复制所有的LLR的，另外，仿真速度我们是不看的，只能作为一个参考，我只看硬件实现。

作者: 幽灵宇 时间: 2015-7-27 20:08
好的这个问题我也想到了不过还没想好怎么解决

作者: Chris 时间: 2015-7-28 14:33

幽灵宇发表于 2015-7-27 20:08
好的这个问题我也想到了不过还没想好怎么解决

这方面有公开文献讲过的，Tal, Vardy在ISIT的list decoding论文里有。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)