MyFPGA Forum

标题: 求助：有人移植DE2-70+D5M到DE2-115上的没 [打印本页]

作者: 3539591 时间: 2011-8-25 11:23
标题: 求助：有人移植DE2-70+D5M到DE2-115上的没
为什么我的VGA不亮啊?到底是哪一部分的原因了？数码管在计数，说明正在采集数据。DE2-70的SDRAM应该和DE2-115的SDRAM一样的吧！

作者: tingtang 时间: 2011-8-25 14:17
芯片是一样的，不过115复用了数据线（还是地址线？忘了）。70这是分开的，所以不能直接移植。

作者: 3539591 时间: 2011-8-26 14:48
回复 2# tingtang

的确是这个情况，那我该怎么做呢？

作者: tingtang 时间: 2011-8-26 18:55
回复 3# 3539591

参考DE2_115光盘，里面有一个叫做 DE2_115_TV的例子。

作者: 徐偉翔 时间: 2011-8-26 22:19
http://www.badongo.com/file/25703112
這個希望你會有幫助

作者: 3539591 时间: 2011-8-27 10:16
回复 5# 徐偉翔

打不开啊！

作者: 3539591 时间: 2011-8-27 10:32
本帖最后由 3539591 于 2011-8-27 10:35 编辑

回复 4# tingtang

看不太懂，这个是TV的解码器的一个硬件实现应用吧！
我想把本来送到VGA的数据直接赋给cmos的IP核，可采集的数据时错误的。
Sdram_Control u7 ( // HOST Side
      .RESET_N(KEY[0]),
.CLK(sdram_ctrl_clk),

// FIFO Write Side 1
.WR1_DATA({1'b0,sCCD_G[11:7],sCCD_B[11:2]}),
.WR1(sCCD_DVAL),
.WR1_ADDR(0),
`ifdef VGA_640x480p60
      .WR1_MAX_ADDR(640*480/2),
      .WR1_LENGTH(8'h50),
`else
.WR1_MAX_ADDR(800*600/2),
.WR1_LENGTH(8'h80),
`endif
.WR1_LOAD(!DLY_RST_0),
.WR1_CLK(D5M_PIXLCLK),

// FIFO Write Side 2
.WR2_DATA({1'b0,sCCD_G[6:2],sCCD_R[11:2]}),
.WR2(sCCD_DVAL),
.WR2_ADDR(23'h100000),
`ifdef VGA_640x480p60
      .WR2_MAX_ADDR(23'h100000+640*480/2),
.WR2_LENGTH(8'h50),
`else
.WR2_MAX_ADDR(23'h100000+800*600/2),
.WR2_LENGTH(8'h80),
`endif
.WR2_LOAD(!DLY_RST_0),
.WR2_CLK(D5M_PIXLCLK),

// FIFO Read Side 1
      .RD1_DATA(Read_DATA1),
            .RD1(Read),
            .RD1_ADDR(0),
`ifdef VGA_640x480p60
      .RD1_MAX_ADDR(640*480/2),
.RD1_LENGTH(8'h50),
`else
.RD1_MAX_ADDR(800*600/2),
.RD1_LENGTH(8'h80),
`endif
.RD1_LOAD(!DLY_RST_0),
.RD1_CLK(~VGA_CTRL_CLK),

// FIFO Read Side 2
      .RD2_DATA(Read_DATA2),
.RD2(Read),
.RD2_ADDR(23'h100000),
`ifdef VGA_640x480p60
      .RD2_MAX_ADDR(23'h100000),
.RD2_LENGTH(8'h50),
`else
.RD2_MAX_ADDR(23'h100000+800*600/2),
.RD2_LENGTH(8'h80),
`endif
            .RD2_LOAD(!DLY_RST_0),
.RD2_CLK(~VGA_CTRL_CLK),

// SDRAM Side
      .SA(DRAM_ADDR),
.BA(DRAM_BA),
.CS_N(DRAM_CS_N),
.CKE(DRAM_CKE),
.RAS_N(DRAM_RAS_N),
.CAS_N(DRAM_CAS_N),
.WE_N(DRAM_WE_N),
.DQ(DRAM_DQ),
.DQM(DRAM_DQM)
);
这里的 read_data1和read_data2是送给VGA显示的，应该也是保存在sdram里的吧！

作者: 徐偉翔 时间: 2011-8-27 19:33
回复 6# 3539591

抱歉，我誤會您的意思了。

作者: tingtang 时间: 2011-8-28 16:36
回复 7# 3539591

是的，他就是DE2-115的sdram应用，你参考下

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)