MyFPGA Forum

标题: 关于自定义组件的问题 [打印本页]

作者: 培培 时间: 2010-4-16 09:29
标题: 关于自定义组件的问题
在SOPC设计中，有的组件想自己弄好了加进去，.vhd文件都调好了，可是在new component，添加了设计文件之后弹出一个关于signals的框，需要将组件的输入输出信号与Avalon总线信号匹配，
我参考的一本书上的实例用的是6.0的Quartusii，我现在用9.0版本，然而在信号匹配的时候书上显示的Signal Type一栏都是"export",我试验的时候输出都显示的是"readdata",输入时需要找clk和reset_n，发现里面没有；并且输出的时候警告"readdata"只能用一次；没有clk和reset_n我用其它的随便代替了，但是生成的符号框图中没有这两个输入也没有输出端口的信号，这是怎么一回事啊，整了一天都没成功

作者: Steady_Chou 时间: 2010-4-16 13:02
本帖最后由 Steady_Chou 于 2010-4-16 13:05 编辑

你可以先在Interfaces这一页点 Add Interface

然后就会看到画面增加了一个Interface如下图，
再来就要给这个Interface一个名称(name)跟Type
要点选Clock Output 或是 Clock Input,
这样才会有clk, reset可以选择
下图是选Clock Output

最后回去上一页Signal页面，在Interface的地方
找你刚刚输入接口的名称，点选后
再到Singal Type点下面就可以看到有clk, reset可以选了喔

你行的，加油~ 有什么问题再提出讨论喔

作者: 培培 时间: 2010-4-16 13:58

太感谢了！

作者: 培培 时间: 2010-4-16 14:38
不过还有一点点问题，warning中总会出现(only once is allowed),

作者: 培培 时间: 2010-4-16 15:08
我好像又看到我写的.vhd文件中可能有写缺陷，不知道修改一下.vhd之后会不会能够解决这个问题呢，拭目以待吧！

作者: 培培 时间: 2010-4-21 13:58
Steady_Chou 版主，这个7段数码管显示的自定义组件我好像是搞定了耶，呵呵呵，我知道为什么最后没有输出了，因为那几个output端口应该连接到avalon conduit接口上才行，因为conduit接口和SOPC系统顶层连，弄了好几天总算知道怎么解决了，呵呵呵，也谢谢版主的支持

作者: lojiet 时间: 2010-4-22 10:47
确实，在以前版本中的export信号现在是在conduit信号类中。

作者: Young_ZHCH 时间: 2010-7-2 10:08
Verilog2001标准里面规定了端口命名规则，只要按照这个规则命名端口，信号类型基本不会有错误

作者: stu_er 时间: 2011-11-11 18:49

这个不错。。。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)