MyFPGA Forum

 找回密码
 注册
搜索
查看: 5716|回复: 2
打印 上一主题 下一主题

DE2-70 Nios II Audio與SDRAM硬體讀寫衝突

[复制链接]
跳转到指定楼层
1#
发表于 2011-1-26 12:57:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
大家好:  
      我想請問,我想在Nios讀取SD卡中的音樂檔,必須在Nios裡建立AUDIO這個IP。而此IP必須使用18.51MHz,而我在硬體有讀寫SDRAM(存取影像),所以在硬體電路中有建一個  PLL提供Clock給SDRAM使用。但我在Nios部份也必需有一個18.51MHz給AUDIO IP使用 (DE2_70_SD_Card_Audio_Player範例中使用此方法),但編譯會有錯誤,不知要如何才能解決?
2#
发表于 2012-3-3 15:00:12 | 只看该作者
thanks for your shiring.
3#
发表于 2012-11-14 11:42:52 | 只看该作者
谢谢您的辛苦发帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-4-26 01:54 , Processed in 0.041292 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表