MyFPGA Forum

 找回密码
 注册
搜索
查看: 3403|回复: 2
打印 上一主题 下一主题

DE0上的SDRAM的数据流

[复制链接]
跳转到指定楼层
1#
发表于 2010-8-30 11:16:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我在DE0上改DE2-CCD的程序,DE2-CCD中的SDRAM中有两个写fifo,两个读fifo。都是256*16bit的,SDRAM中分配的是640*480的地址空间,现在有个问题是写fifo满256个地址就往SDRAM中写入数据,当SDRAM写满640*480个数据后,读fifo从SDRAM中读出数据,那此时写fifo还往SDRAM中写吗,还是等读fifo读完640*480个数据后,再往SDRAM中写,如果是后者,应该显示有延时啊,但实际中感觉不到延时的存在,画面很流畅,请高手解释一下,谢谢了
2#
发表于 2010-8-30 13:50:54 | 只看该作者
讀的fifo跟寫的fifo 兩個是互相切換輪流使用SDRAM.
3#
发表于 2010-8-30 16:39:19 | 只看该作者
我想會有延遲的, 但應該速度太快了人眼很難看出來...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-17 05:44 , Processed in 0.035534 second(s), 16 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表