MyFPGA Forum

 找回密码
 注册
搜索
查看: 5953|回复: 7

关于DE2上SDRAM时钟问题

[复制链接]
发表于 2010-6-24 10:30:28 | 显示全部楼层 |阅读模式
基于DE2的工程中,在sopc上将SDRAM的时钟设为100M,软件运行时总是提示出错:
Nios II中Verify failed between address 0xxxx and 0xxxxxx,地址提示是sdram出错。
看了所为例程的SDRAM在sopc中都是50M。

不知道100M是否可以,记得同学以前都跑通过。求解!谢谢。
发表于 2010-6-24 10:45:58 | 显示全部楼层
回复 1# withoutwing

可以跑到100M,只是在PLL中要将SDRAM时钟的相位设为-65°
 楼主| 发表于 2010-6-25 09:38:59 | 显示全部楼层
回复 2# Frank
跑通了,谢谢你!
 楼主| 发表于 2010-7-23 17:38:00 | 显示全部楼层
回复 3# withoutwing
请问版主,之前一直是100M跑通了,今天加入了uc/gui又再次出现了这个错误,软件对它有影响吗?
要怎么解决?
发表于 2011-1-11 15:35:32 | 显示全部楼层
Frank,您好!
请问这个时钟相位偏移怎么算?
发表于 2011-3-4 11:15:56 | 显示全部楼层
相位偏移网上给出的经验值是-63  或者是 -65
发表于 2011-4-19 10:24:01 | 显示全部楼层
还没碰到这样的问题呢。
发表于 2011-5-6 20:34:44 | 显示全部楼层
我就是这样设置的还是跑不通,疯了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-3-28 20:55 , Processed in 0.039067 second(s), 16 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表