sobel边缘检测问题

ppowers

在做边缘检测的时候，视频信号经过FIFO后变得不稳定，图像抖动得厉害，不知道有谁遇到过没？给点提示呢。谢谢了。
补充：FIFO深度大于一行像素数，视频信号经过两个FIFO后获得3×3算子视频数据，FIFO边写边读，所以未设置满、空等，场同步信号为0时，清空FIFO。视频信号不经过后面的任何处理，直接输出即会产生抖动现象。

xlbian

回复 1# ppowers

图像信号要和行同步、场同步保持严格同步！

yuhengzhou

我觉得你可以参考下这篇文章
(原創) 如何實現Real Time的Sobel Edge Detector? (SOC) (Verilog) (Image Processing) (DE2-70) (TRDB-D5M) (TRDB-LTM)
http://www.cnblogs.com/oomusou/a ... _edge_detector.html

Pocahontas

图象抖得厉害?? 有没有杂点呢??

zjuer

在做LTM时也是有这个问题的，应该是速度不匹配

rich

試一下設定timing constrain 看看(.sdc)

xiaojun5123

我觉得你看看 真00无双 大大的博客 http://www.cnblogs.com/oomusou/a ... _edge_detector.html
这个就可以了。
我用过FIFO 做缓存，但是FIFO速率跟不上采集速率，容易图像不稳定，试试用ALTERA的宏定义模块来做sobel算法，我在DE0+LTM+D5M上就移植成功了。

meng321

大家好
最近真00无双 大大的博客的 (Image Processing) (DE2-70) (TRDB-D5M) (TRDB-LTM) 不能下载
请问之前谁有下载的，方便电邮给我吗？ huei321@gmail.com

我急需以作参考
完整程式碼
DE2_70_D5M_LTM_sobel.7z
Altshift_tabs_lab0.7z (altshift_tabs仿真小程式)

meng321

没有人有以上程式？
我真的急需要的
感激不尽

Steady_Chou

In my experience, there are two situations could cause the problem you motioned above.

First, you should check the timing of control(write enable) and data(write data) in FIFO's write port, in the same way to check another side that the timing on your logic to read the FIFO. Also, you can check Static timing analysis of those design in Quartus II after compiling.

Second, you may calculate the bandwidth in two side of FIFO (write and read port). The data bandwidth must be the same. if not, you have to use memory instead of FIFO. The memory could either be internal memory in FPGA or on board SDRAM.