MyFPGA Forum

 找回密码
 注册
搜索
查看: 1054|回复: 1
打印 上一主题 下一主题

【FAQ】HDMI-FMC的loop demo中RX 像素时钟和TX不一样有没有问题?

[复制链接]
跳转到指定楼层
1#
发表于 2022-9-23 16:19:32 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 Doreen 于 2022-9-23 16:24 编辑

Q: CD里面的loopback demo 是RX loop TX,输入输出都是4k@30, 可是RX 的像素时钟是148.35M,  而TX的像素时钟是297M,这不会有问题吗?

A: 因为Sil9136 不支持DDR(双沿) 4k@30   ( 不支持DDR 148.35MHZ) ,所以没办法把TX的像素时钟也设置为148.35M。参考HDMI-FMC_v.2.0.0_SystemCD\Datasheet\SiI9136-3.pdf 的第31页,4K的clock只能输出这些频率:


297M是单沿(Single):


虽然148.35M也是单沿,但是FMC的RX的输入位宽是16bit,分为odd和even像素,所以一次其实是输入了2个像素。参考HDMI-FMC_v.2.0.0_SystemCD\Datasheet\ADV7619.pdf第21页:


代码里面设置:

其实在HDMI-FMC的manual里面也有说明:



2#
 楼主| 发表于 2022-9-29 11:58:51 | 只看该作者
9月13日 已整理知识卡片
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-4-19 14:17 , Processed in 0.060458 second(s), 17 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表