MyFPGA Forum

 找回密码
 注册
搜索
查看: 2220|回复: 0
打印 上一主题 下一主题

【FAQ】编译工程时报错quartus_sta is terminated by signal 9

[复制链接]
跳转到指定楼层
1#
发表于 2022-2-7 14:57:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 BOB_Sun 于 2022-2-7 15:15 编辑

Q:用Quartus Pro 21.1编译工程,Fitter完成后在Timing Analysis过程中报错提示:current module quartus_sta was unexpectedly terminated by signal 9, this may because some system resource has been exhausted, or quartus_sta performed an illegal operation。针对这问题有没有什么建议呢?



A:可能是PC的虚拟内存设置太小,建议检查并重新设置虚拟内存再测试。

注:Microsoft论坛分享的如何设置虚拟内存方法:https://answers.microsoft.com/zh ... 2-9bca-a0ac3ea2ab12 ,提供参考。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-4-24 16:21 , Processed in 0.041533 second(s), 18 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表