MyFPGA Forum

 找回密码
 注册
搜索
查看: 3804|回复: 1
打印 上一主题 下一主题

关于BLER仿真和信道模型模型

[复制链接]
跳转到指定楼层
1#
发表于 2015-7-23 15:23:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
1.测bler时发现在部分信噪比范围内随信噪比增大,误块率增加,并且用matlab中LTEtoolbox标准模型建模也出现这个问题,请问到底应该怎么测bler
2.初赛是比较建模的性能,那官方是不是应该提供一个统一的测试标准(例如统一信道模型)
2#
发表于 2015-7-28 19:07:15 | 只看该作者
1、信噪比增加,BLER增加是不符合原理的,请确认代码的正确性。BLER可以用CRC校验通过的次数除以总的仿真TTI数量来计算。
2、信道模型在培训文档中已经说明,请参考该文档。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-4-20 04:06 , Processed in 0.041738 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表