MyFPGA Forum

 找回密码
 注册
搜索
查看: 15710|回复: 22
打印 上一主题 下一主题

DE0的SDRAM

[复制链接]
跳转到指定楼层
1#
发表于 2010-1-15 10:14:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CD中附的datasheet竟然不是真的板子上面的chip,
上網找了一下才知是力積的IC... A3V64S40ETP -6,
有什麼特別的concern嗎? 公開的東西, 為何不能提供給user正確的文件呢...

另外, 最近在做SDRAM相關的東西, 我把幾個640x480的圖存進SDRAM, 然後想再讀出來後由VGA輸出到螢幕, 原本想說擺一個frame buffer尚作display FIFO, 才發現這個buffer太大了, 才一張640x480的圖就有三十幾萬pixel, 所以想說那就做line buffer就好, 不過卻遇上另一個問題, 從DRAM讀出來的資料來不及display的速度... (ps.我DRAM暫時是跑50MHz, display的pixel clock=25MHz), 請問有人有相關經驗可以分享嗎?
謝謝囉.
2#
发表于 2010-1-15 13:52:19 | 只看该作者
一般都會先加快DRAM的clock, datasheet上好像可以跑到166MHz
3#
发表于 2010-1-28 14:02:12 | 只看该作者
问下这个SDRAM是8MB吗?  4bank, 13地址线,16数据线,是不是16MB的呀?
4#
发表于 2010-1-28 14:32:19 | 只看该作者
SDRAM Datasheet上寫 64M-bit  ....@"@
5#
发表于 2010-1-28 14:46:44 | 只看该作者
要“真实”datasheet自己可以网上查一下。型号虽不一样但确是兼容的。
6#
发表于 2010-1-31 16:55:19 | 只看该作者
这个是我在A3B64S40ETP-G6的PDF中截的图,可是为什么只有12根地址线,而DE0给的UserManual中确实0到12,一共13根线呢?

A3B64S40ETP G6.jpg (47.04 KB, 下载次数: 931)

A3B64S40ETP G6.jpg
7#
发表于 2010-1-31 21:52:36 | 只看该作者
有可能是因為多拉的, 如果有大一倍的SDRAM還可以用
這個要再確認一下...
8#
发表于 2010-2-1 10:08:37 | 只看该作者
我是个初学者,能不能问一下在sopc下都需要添加什么才能正常使用SDRAM呢?我加了一个SDRAM controller(地址线按13跟写的)还有一个JTAG UART,CPU下也选择了,但还是不行,是我少加了东西还是哪里出现错误了?
9#
发表于 2010-2-1 10:54:14 | 只看该作者
两见常被忘记的事:
1、不要忘记sdram的clk输入
2、使用pll

当然你的pin要定义对
10#
发表于 2010-2-1 12:28:47 | 只看该作者
回复 9# bigcat


    哦,好像不是SDRAM的问题,我用On chip memory好像也不行……啊啊,一样的程序,我在DE1的板子上已经测试成功了,为什么在DE0上怎么也弄不出来……DE1有点大,我想用DE0……
11#
发表于 2010-2-1 12:42:22 | 只看该作者
回复 10# karry


你可以说一下NIOS是跑什么程序吗?? 还是你先用个简单的程序跑看看 像是LED, hello world ...
12#
发表于 2010-2-1 14:52:32 | 只看该作者
回复 11# Steady_Chou


    是一个无线模块的控制程序,我在NIOS下可以DEBUG,在GPIO可以看到输出信号,但是似乎不能考到板子里去……
13#
发表于 2010-2-1 19:20:38 | 只看该作者
你是说要把NIOS程序烧录到Flash上?
14#
发表于 2010-2-1 21:28:25 | 只看该作者
回复 13# Steady_Chou


    哈哈,谢谢您,我才发现我的错误
15#
发表于 2010-2-1 21:51:39 | 只看该作者
回复 14# karry

虽然我不知道你为什么找到原因.. 但是能解决就好 加油阿
16#
发表于 2010-2-9 13:51:18 | 只看该作者
问一下,我的CPU想使用SDRAM,但有个但有个verilog的程序也使用了SDRAM,怎么才能让这两个东西共同使用SDRAM呢?
17#
发表于 2010-2-10 23:01:52 | 只看该作者
必須將你的verilog code 包成一個custom sopc component, 透過memory-mappeed master 來access SDRAM. 關於你的verilog 與CPU 同時access SDRAM的問題, sopc builder 會自動建立arbitation 電路, arbitation share value 可在sopc builder 讓user 自行設定.
18#
发表于 2010-6-13 16:13:21 | 只看该作者
有没有存取SDRAM的程序啊?
19#
发表于 2010-8-14 12:22:18 | 只看该作者
我也遇到同样问题,怎样將verilog code 包成一個custom sopc component, 透過memory-mappeed master 來access SDRAM. 急需程序,求高手提供!
20#
发表于 2010-8-26 12:50:03 | 只看该作者
有关于A3V64S40ETP-G6这个SDRAM相移计算的参数吗?怎么有些参数找不到啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-6 19:53 , Processed in 0.049721 second(s), 17 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表