MyFPGA Forum

 找回密码
 注册
搜索
查看: 5500|回复: 1
打印 上一主题 下一主题

D5M如何将图像写入DDR2

[复制链接]
跳转到指定楼层
1#
发表于 2012-2-4 18:07:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我想把D5M的图像数据写入到DDR2中,然后显示在LTM上,友晶为DE4提供的设计关于DDR2读写部分用到了encryped IP,不能打开也不能综合。所以我把LTM VIP的设计修改了一下,将D5M verilog ip 输出的RGB同步信息图像输入到altera为NIOSII提供的图像处理核Clocked Video Input,经过clipper, scaler, frame buffer然后进入Clocked Video Output,最后直接输出到LTM里。D5M的控制部分全部是verilog 代码。板上测试是,D5M部分没有问题,可以看到7segment数据自加,有图像进入,而LTM端却没有图像显示。说明是软体控制端有问题。请问一下我在生成NIOS IP核时,如果不把他们链接到avalon bus上,只是通过source 和stream将数据传递,在eclipse中我仍然需要c代码来控制它们吗? 谢谢大家了。
2#
发表于 2012-2-8 17:43:32 | 只看该作者
你的后一种方法,没有办法匹配时钟,所以可能不行,最好还是有encryped ip 的license。你可以打电话或者是weibo上问一下,我同学有个ip就是在weibo是问到,解决的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-2 16:10 , Processed in 0.045282 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表