|
我想把D5M的图像数据写入到DDR2中,然后显示在LTM上,友晶为DE4提供的设计关于DDR2读写部分用到了encryped IP,不能打开也不能综合。所以我把LTM VIP的设计修改了一下,将D5M verilog ip 输出的RGB同步信息图像输入到altera为NIOSII提供的图像处理核Clocked Video Input,经过clipper, scaler, frame buffer然后进入Clocked Video Output,最后直接输出到LTM里。D5M的控制部分全部是verilog 代码。板上测试是,D5M部分没有问题,可以看到7segment数据自加,有图像进入,而LTM端却没有图像显示。说明是软体控制端有问题。请问一下我在生成NIOS IP核时,如果不把他们链接到avalon bus上,只是通过source 和stream将数据传递,在eclipse中我仍然需要c代码来控制它们吗? 谢谢大家了。 |
|