关于fpag中存储器作用的一个小问题

tornadomeet

现在我已经成功完成了用verilog编写sram的测试程序，即每隔一定时间往sram的地址中写数据，地址在递增，然后每隔一段
时间从刚写入地址中读数据，在数码管显示出来。但随之我有一个小小的问题想请教：我用的是jtag模式下载，
下载的是sof文件，即sram  object file。也就是说下载的sof文件是进入存入在sram中，然后fpga运行所需
的代码也在sram中，而我这时完成的功能就是往sram中读写数据，岂不会对原verilog代码造成影响？
     后面我想是不是因为我下载的sof文件是下载到fpga芯片本身内部的ram（即on-chip momery中）呢？因为我读取
的是外部接的sram。如果是，那就是所sof中s的含义不是外部sram，而是内部的ram。但是一般内部的ram非常少，
要是碰到个很大的verilog代码，比如上万行的东西，那么岂不是不能够下载到fpga允许了？应该此时不会下载到
外部的sram中了吧，如果是的，那我们就不能另外操作sram（因为已经装了程序）？
     我知道这些应该是很简单的问题，只是我刚接触，没想通而已，希望高手们帮帮忙！谢谢~~~