开启辅助访问切换到窄版

MyFPGA Forum»论坛首页 › FPGA技术汇› FPGA设计基础› Verilog/VHDL HDL

收藏本版 |订阅

Verilog/VHDL HDL 今日: 0|主题: 52|排名: 141

1 23 / 3 页

发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


	预览新手上路	pex857617729 2010-5-14	45057	pex857617729 2010-5-15 11:21
	预览在寄存器的读取中怎样更改顺序？	andylei 2010-3-12	108158	xlbian 2010-5-9 21:41
	预览 SD卡的写问题	jiayanfu 2010-5-4	04725	jiayanfu 2010-5-4 08:55
	预览简单的测试设计 (VHDL)	Pocahontas 2010-3-1	15116	cgh996 2010-4-30 16:19
	预览时序式设计出来的实例 : (encoder 端)	Pocahontas 2010-4-6	04354	Pocahontas 2010-4-6 23:45
	预览一种PUSH BUTTON Debounce方法	hdhuang 2010-3-26	116688	Pocahontas 2010-4-1 09:59
	预览一个有限状态机的问题	yf.x 2010-3-22	25357	yf.x 2010-3-24 10:04
	预览 Verilog 描述的自较验测试的简单例子	Pocahontas 2010-3-3	04566	Pocahontas 2010-3-3 11:36
	预览简单的测试设计 (Verilog)	Pocahontas 2010-3-1	05028	Pocahontas 2010-3-1 09:21
	预览在verilog中推荐使用关键字$display 和 $monitor 显示结果	Pocahontas 2010-3-1	016463	Pocahontas 2010-3-1 09:12
	预览 Altera獲MIPS 32R授權，究竟何者吃香？	Steady_Chou 2009-11-14	03597	Steady_Chou 2009-11-14 13:04
	预览 2009Altera文章竞赛获奖作品-基于FPGA的移动DTV调制系统技术	Frank 2009-11-12	24451	Pocahontas 2009-11-12 15:12

1 23 / 3 页

发新帖

快速发帖

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-4-19 14:22 , Processed in 0.033182 second(s), 11 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

返回顶部 返回版块