开启辅助访问切换到窄版

MyFPGA Forum»论坛首页 › FPGA技术汇 › FPGA设计基础 › Quartu Prime/Modelsim//IP › 关于顶层文件编译的问题

发新帖

查看: 2496|回复: 1

上一主题

下一主题

关于顶层文件编译的问题

电梯直达

跳转到指定楼层

1^#

发表于 2010-8-8 15:10:01 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

我设计了多个模块，然后用这些模块生成了一个顶层文件，但是对顶层文件进行编译时，得到的结果并不是所有模块占用资源的和，而是其中一个模块的资源，请问这是为什么？

收藏0 分享

回复

使用道具举报

2^#

发表于 2010-8-24 21:37:40 | 只看该作者

我也遇到过类似的问题！期待答案！

回复支持反对

使用道具举报

发新帖

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2025-5-1 18:02 , Processed in 0.036328 second(s), 16 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表