Verilog访问片外sdram

de1-soc · 发表于 2016-12-28 19:56:00

请问通过Verilog编写代码能否控制qsys中SDRAM 控制器来读写FPGA片外的SDRAM。

BOB_Sun · 发表于 2017-1-5 09:13:15

您好！

可以的。可通过Qsys 中SDRAM IP 的avalon slave 接口操作即可。

谢谢！

de1-soc · 发表于 2017-1-5 10:06:59

好的，谢谢

de1-soc · 发表于 2017-1-5 10:08:38

BOB_Sun 发表于 2017-1-5 09:13
您好！

可以的。可通过Qsys 中SDRAM IP 的avalon slave 接口操作即可。

您好
谢谢您的解答

		自动登录	找回密码
密码			注册