MyFPGA Forum

 找回密码
 注册
搜索
查看: 3434|回复: 1
打印 上一主题 下一主题

时钟电平问题

[复制链接]
跳转到指定楼层
1#
发表于 2009-7-11 10:37:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
大家好,我用的片子是ep3c25q240c8,现在需要操作一片高速ad,他的时钟电平要求1.8v,但是我板子上的VCCio已经接成3.3v了。不知道同一个bank里那些专门的pll输出管脚能不能单独设置电平?
2#
发表于 2009-7-14 16:40:09 | 只看该作者
沒聽說能夠這樣子單獨配置呢,可能要請您考慮其他的bank會比較快能解決問題喔。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2025-6-20 11:22 , Processed in 0.038038 second(s), 16 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表