MyFPGA Forum

 找回密码
 注册
搜索
查看: 10814|回复: 0
打印 上一主题 下一主题

DE3+DDR2 Quartus 9.0 Compiler Error

[复制链接]
跳转到指定楼层
1#
发表于 2009-4-23 14:45:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
分享DE3+DDR2 於Quartus 9.0 下的經驗:
==========================================================
由DE3_SystemBuilder 產生的DE3+DDR2 Project, 若在SOPC 內使用Altera DDR2 IP, compile 時會產生以下錯誤:
Error: I/O "mem_dq[0]" has dynamic termination control connected, but does not use parallel termination

這是因為Quartus 9.0 的DDR2 default pin name 做了修改, 與Quartus 8.0/7.0 不同.
==========================================================
解法如下:
1. 將altmemddr_pin_assignments.tcl 內這一行槓掉if {![info exists sopc_mode]} {set sopc_mode YES}
2. 重新執行.tcl
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2025-6-16 06:15 , Processed in 0.032836 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表