2018年产学合作培训课程FAQ汇总

查看数: 5774 | 评论数: 5 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2023-6-12 09:43

本帖最后由 Doreen 于 2023-6-29 11:51 编辑第一课第一个 FPGA 工程： 1. FPGA设计中为什么要添加时序约束？答：Synopsys Design Constraints 时序约束文件里面添加的是一些约束信号路径延迟的命令，如果没有 ...

Doreen 发表于 2023-6-12 10:09:34

本帖最后由 Doreen 于 2023-7-3 15:54 编辑

第四课第一个HPS系统：

1.1. 关于SOC FPGA的HPS 端引脚复用的理解可以参考什么资料吗？
答：可以参考Intel 的 SOC FPGA的datasheet，也可以参考下面的帖子：
https://www.cnblogs.com/DoreenLiu/p/14012088.html
https://www.cnblogs.com/DoreenLiu/p/14242046.html

GMT+8, 2025-4-30 17:24 , Processed in 0.053895 second(s), 20 queries .

		自动登录	找回密码
密码			注册

回复