注意，返回数据格式与读取命令位宽一致。
小结
    最后小结一下，以上只是在使用Qsys完成逻辑设计的基础上，使用System Console工具对于ARM核外设进行初步验证。比如使用JTAG链执行了底层的验证及对FPGA进行编程（下载sof文件）；对于系统的时钟和复位信号进行底层的验证；使用System Console工具执行了master读写命令。这些验证或操作都“旁路”了ARM核，但是被操作的外设又都挂在了ARM上，也即我们可以在ARM核工作起来之前利用模拟的方式对其部分外设进行验证；也就是说利用这个工具，逻辑工程师可以在软件工程师编写完软件之前就可以对处理器的外设进行验证。
（完）