FPGA实现的话，以什么作为输出

1181479390

FPGA实现的话，以什么作为输出

Chris

用Logic Analyzer抓数，输出误比特率（BER）和误码块率（BLER）

marymaryzhao

Chris 发表于 2015-6-9 20:26
用Logic Analyzer抓数，输出误比特率（BER）和误码块率（BLER）

Logic Analyzer可用于调试，大赛的结果可写一段APP对编译码前后的信元数据进行比较输出，实时译码数据可以暂存在缓冲区。

1181479390

marymaryzhao 发表于 2015-6-11 12:04
Logic Analyzer可用于调试，大赛的结果可写一段APP对编译码前后的信元数据进行比较输出，实时译码数据可 ...

要的是误码率吧，直接输出误码率？如果输出码元，改变信噪比有时都看不出效果。

marymaryzhao

1181479390 发表于 2015-6-11 16:01
要的是误码率吧，直接输出误码率？如果输出码元，改变信噪比有时都看不出效果。 ...

输出BER及BLER v.s Eb/No性能曲线。详见赛题要求，写得很清楚了啊。

1181479390

marymaryzhao 发表于 2015-6-11 18:54
输出BER及BLER v.s Eb/No性能曲线。详见赛题要求，写得很清楚了啊。

在电脑仿真的时候，我把仿真的数据通过MATLAB画出了性能曲线图。如果是在FPGA，也是把数据读出来再通过MATLAB画性能图？

marymaryzhao

1181479390 发表于 2015-6-11 20:39
在电脑仿真的时候，我把仿真的数据通过MATLAB画出了性能曲线图。如果是在FPGA，也是把数据读出来再通过MA ...

嗯。前期您可以这么调试。终稿能够有个APP实时显示是最好的。注意：FPGA板是在安插在PC的PCIE插槽上运行的。
比赛的核心是算法实现及其性能。有个好的UI当然是欢迎和添彩的 。