【DE10-Nano系列教程】FPGA篇(二)--第一个FPGA工程_System_builder

BOB_Sun · 发表于 2020-7-13 10:46:10

本帖最后由 BOB_Sun 于 2020-7-30 17:07 编辑

本帖为友晶科技原创帖，未经许可，不得以任何方式复制或者抄袭本文档之部分或者全部内容。如需要完整文档或转载帖子，请联系myfpga@terasic.com.cn。

一、概述

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

BOB_Sun · 发表于 2020-7-13 10:47:11

本帖最后由 BOB_Sun 于 2020-7-13 10:56 编辑

二、设备
1. 硬件

PC 主机
Terasic DE10-Nano 开发套件

（注：Terasic DE10-Nano 是一款基于 Intel® Cyclone V SoC FPGA 的开发套件，为开发者提供了灵活的可重构硬件设计平台。如需了解该套件的详情，请访问 Terasic DE10-Nano 官网。）
2. 软件

Quartus Prime 18.1.1 Standard Edition（已安装好 USB Blaster II 驱动）
（注：Quartus Prime 软件的下载和安装可参考 "Quartus 软件安装" ，驱动的安装还可以参考"USB Blaster II 驱动安装" 。）
DE10_Nano_SystemBuilder
（注：DE10_Nano_SystemBuilder 软件可在这里下载。）

BOB_Sun · 发表于 2020-7-13 10:48:14

本帖最后由 BOB_Sun 于 2020-7-14 10:52 编辑

三、操作步骤
3.1创建Quartus工程

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

3.2 创建 Verilog 模块
在 "REG/WIRE declarations" 处填写信号类型声明语句，在 "Structural coding" 处填写逻辑功能定义语句，完整的代码如下。然后，点击 Quartus 工具栏的 "File --> Save"，保存 system_builder_application.v 文件。

//=======================================================
// This code is generated by Terasic System Builder
//=======================================================
module system_builder_application(
//////////// CLOCK //////////
input FPGA_CLK1_50,
input FPGA_CLK2_50,
input FPGA_CLK3_50,
//////////// LED //////////
output [7:0] LED
);
//=======================================================
// REG/WIRE declarations
//=======================================================
wire clk;
reg [31:0] cnt; // 32-bit 计数器

复制代码

//=======================================================
// Structural coding
//=======================================================

复制代码

游客，如果您要查看本帖隐藏内容请回复

3.3 Verilog 代码综合

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

3.4 编译 Verilog 代码

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

3.5 对 FPGA 编程

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

3.6 运行结果

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

BOB_Sun · 发表于 2020-7-13 10:48:47

本帖最后由 BOB_Sun 于 2020-7-13 11:57 编辑

四、回顾与拓展

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

BOB_Sun · 发表于 2020-7-16 14:35:50

本帖最后由 BOB_Sun 于 2020-7-30 17:08 编辑

附录
1. 修订历史

版本	时间	修改记录
V1.0	2020.07.01	初始版本

2. 版权声明
本文档为友晶科技自主编写的原创文档，未经许可，不得以任何方式复制或者抄袭本文档之部分或者全部内容。

版权所有，侵权必究。

3. 获取帮助
如遇到任何问题，可通过以下方式获取帮助：
（1）本帖下方直接留言。
（2）联系myfpga@terasic.com.cn
（3)关注微信服务号：

3458629874 · 发表于 2021-1-22 14:55:04

相当于将接口都集成好了

liu75 · 发表于 2021-3-11 14:06:31

谢谢，，，，，，，，，，，，，，，，，，，，，，，，

BOB_Sun · 发表于 2021-3-12 13:55:33

3458629874 发表于 2021-1-22 14:55
相当于将接口都集成好了

您好！
是将顶层设计和引脚分配集成了，逻辑设计还是要自己去做。

binjew · 发表于 2021-8-9 15:37:48

非常感谢楼主的教程！学到很多！

Aceeitros · 发表于 2021-10-22 12:57:40

谢谢分享！内容有帮助。

Robinlin · 发表于 2023-5-22 16:47:18

为什么内容看不了啊

13671409170 · 发表于 2024-4-27 14:46:51

好好好好好好好好好好好好好好好好

ToryYin · 发表于 2025-1-3 22:34:12

好！太好了！非常好！超级好！

ToryYin · 发表于 2025-1-3 22:44:03

为什么complie design我会出错
Error (171016): Can't place node "FPGA_CLK2_50" -- illegal location assignment PIN_Y13
Error (171016): Can't place node "FPGA_CLK3_50" -- illegal location assignment PIN_E11
Error (171016): Can't place node "LED[0]" -- illegal location assignment PIN_W15
Error (171016): Can't place node "LED[1]" -- illegal location assignment PIN_AA24
Error (171016): Can't place node "LED[2]" -- illegal location assignment PIN_V16
Error (171016): Can't place node "LED[3]" -- illegal location assignment PIN_V15
Error (171016): Can't place node "LED[4]" -- illegal location assignment PIN_AF26
Error (171016): Can't place node "LED[5]" -- illegal location assignment PIN_AE26
Error (171016): Can't place node "LED[6]" -- illegal location assignment PIN_Y16
Error (171016): Can't place node "LED[7]" -- illegal location assignment PIN_AA23
Error (171016): Can't place node "FPGA_CLK1_50" -- illegal location assignment PIN_V11
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00

BOB_Sun · 发表于 2025-1-6 11:20:00

ToryYin 发表于 2025-1-3 22:44
为什么complie design我会出错
Error (171016): Can't place node "FPGA_CLK2_50" -- illegal location ass ...

你的板子是DE10-Nano吗，原始工程是System Builder自动生成的吗？

xyyy · 发表于 2025-1-10 00:50:44

太有用啦！

xyyy · 发表于 2025-1-10 01:05:14

请问为什么会出现这种全亮的情况啊？

		自动登录	找回密码
密码			注册