MyFPGA Forum

 找回密码
 注册
搜索
查看: 10014|回复: 5
打印 上一主题 下一主题

DE3+hdmi project

[复制链接]
跳转到指定楼层
1#
发表于 2009-6-26 17:29:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
請問各位前輩:
使用友晶提供的HDMI project
額外想把HDMI_RX訊號存到DDR2裡面. 而後再從DDR2取道HDMI_TX作輸出
此部份要如何做比較好 有想過用Nios去控制 不過放進去DDR2在使用TX輸出就是不太行
是不是 需要在各 HDMI controler BUF住進來的值再存到DDR2呢?
有沒有比較瞭解的人提供想法 謝謝 新手摸索好久~
2#
发表于 2009-6-26 19:58:44 | 只看该作者
Video 訊號資料量是很大的(以1080P 為例, 資料量為每秒1920*1080*3*60=356MBytes), 這樣大的資料量, 並無法直接用nios 來搬移資料: 將HDMI_RX 搬至DDR2, 然後再由DDR2 搬到HDMI_TX.

你需要直接寫RTL code 來實作DDR2 Multip-Port, 包含
1. 始用Altera DDR2 的IP, DE3可跑266MHZ (DataRate:533MHZ)
2. 並寫一個multi-port IP for DDR2, 可同時Read & Write DDR2, 而且需要有buffer的功能, 因為DDR2 會有很長的Read/Write 延遲

若你對RTL 不熟, 可考慮始用Altera SOPC Builder 下的VIP IP (影像IP), 他可以支援DDR2 來當Frame Buffer, 不過VIP 用起來有點複雜,出錯時也很難debug, compile 時間也超久的 (VIP+DDR2 compile 時間會超過20分鐘). 另外, VIP 是需要跟Altera License 的.
3#
 楼主| 发表于 2009-6-29 09:05:33 | 只看该作者
本帖最后由 ymwu 于 2009-6-29 09:32 编辑

第2點就是利用自己寫的 multi-port IP for DDR2 建立 SOPC builder裡面囉
這樣是不是從RX進來存到DDR2 就直接在從DDR2到TX 輸出了
還是可以控制什麼時候存取

之前只有想說用 DMA 跟 Nios 去做控制 此部分行嗎?

VIP是 Video and Image 裡面的 clock Video in/ out 嗎
另外我有看過DE2中所使用的 SDRAM_Control_4Port 的module 可以使用來修改嗎?
4#
 楼主| 发表于 2009-6-29 10:49:57 | 只看该作者
另外好像還有透過avalon bus的方式,將HDMI輸入的影像資料寫入到DDR2,在從DDR2讀取影像資料
如果使用次方式會比較好嗎  有範例嗎
在無雙版主鴻森 裡面有看過CCD影像擷取方式 寫的真好
也有提起要用avalon bus 不知有沒有結果出現
謝謝大家的回覆
5#
发表于 2009-6-29 11:15:20 | 只看该作者
4# ymwu


可以分成两个通道的DDR然后在AVALON 上用DMA 和NIOS 乒乓读写么?
6#
发表于 2009-7-10 08:48:53 | 只看该作者
"源代碼分享"區內, 範例"DE1 NIOS-BASED VGA Display" 就是一個DMA & NIOS 搭配的example.
1. nios 將要畫的圖案寫入SDRAM Frame Buffer (實際上會有2個frame buffer 來做乒乓buffer)
2. DMA (Chained Scatter-Gather DMA) 重複的將SDRAM Frame Buffer 的video stream 搬到VGA IC 做輸出.

若要抓圖到SDRAM 給NIOS 處裡, 亦可用類似的方式.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2025-6-16 09:13 , Processed in 0.035250 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表