MyFPGA Forum

 找回密码
 注册
搜索
查看: 5994|回复: 8
打印 上一主题 下一主题

SOPC坏了么?

[复制链接]
1#
发表于 2010-1-12 15:18:39 | 显示全部楼层
本帖最后由 huguangheng 于 2010-1-12 15:19 编辑

回复 1# andylei


    请检查一下SOPC系统的各个端口
因为,如果软件发现您的系统的最终输出,并不依赖于SOPC系统,就会把SOPC系统作为一个“没用的模块”,然后优化掉

也顺便看看是否一直处于复位状态,导致模块在系统中将无法工作

最后注意留心系统的汇报信息,会有提示的
2#
发表于 2010-1-13 15:42:07 | 显示全部楼层

本帖最后由 huguangheng 于 2010-1-13 15:43 编辑

回复 4# andylei


    key不会导致综合的时候把设计中的模块优化掉吧。。
请仔细看下软件的报告信息
综合时,很大一片电路被去掉的。。。我只遇到过因为输出端口不依赖于那些电路的情况

如果你担心是软件的问题,那么可以在源代码区,随便挑一个工程下载下来,编译一下
3#
发表于 2010-1-14 22:48:16 | 显示全部楼层
本帖最后由 huguangheng 于 2010-1-14 22:49 编辑

回复 7# andylei


    你后来发给我的5M多版本的工程,你确定就是你的完整工程么?
在顶层的test.bdf原理图中,只有sopc的模块,没有配置引脚。
所以时钟引脚是悬空的,会被stuck to gnd,并且由这个时钟驱动的整个sopc系统全部将被优化掉
在你的qsf文件中也没有任何引脚的配置,请核对一下工程

不好意思,邮箱一下上不上,我寝室要熄灯了。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-6-2 19:56 , Processed in 0.032142 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表