MyFPGA Forum

 找回密码
 注册
搜索
查看: 8236|回复: 14
打印 上一主题 下一主题

摄像头采集数据传输

[复制链接]
1#
发表于 2010-8-11 21:48:52 | 显示全部楼层
是我的話 我會將FIFO寫在頂層文件裡.. 摄像头先進FIFO再接到SOPC的Avalon Bus, 不過這樣你要寫一個FIFO連接到avalon bus的 SOPC component...
2#
发表于 2010-8-11 21:49:00 | 显示全部楼层
是我的話 我會將FIFO寫在頂層文件裡.. 摄像头先進FIFO再接到SOPC的Avalon Bus, 不過這樣你要寫一個FIFO連接到avalon bus的 SOPC component...
3#
发表于 2010-8-12 11:14:50 | 显示全部楼层
這個情況要用非同步的FIFO, 也就是有兩個clock的
進來的影像資料進FIFO要用摄像头采集的时钟, 另一個就是Avalon Bus 的clock..
但是忽然想到會有一個問題就是 當你的摄像头采集的影像輸入到FIFO比Avalon Bus讀取的快  就會發生overflow.. FIFO會爆掉  就會有問題了

所以我建議你用Multi-port SDRAM controller.. 一個Write Port給摄像头映像進來  一個Read Port給avalon bus做讀取 資料到NIOS CPU.. 以上是我的建議
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-6-16 02:03 , Processed in 0.034897 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表