<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>MyFPGA Forum - DE1-SoC</title>
    <link>http://www.myfpga.org/discuz/forum.php?mod=forumdisplay&amp;fid=131</link>
    <description>Latest 20 threads of DE1-SoC</description>
    <copyright>Copyright(C) MyFPGA Forum</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sat, 02 May 2026 16:25:09 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>http://www.myfpga.org/discuz/static/image/common/logo_88_31.gif</url>
      <title>MyFPGA Forum</title>
      <link>http://www.myfpga.org/discuz/</link>
    </image>
    <item>
      <title>关于DE1-Soc开发板如何使用HLS</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197754</link>
      <description><![CDATA[各位大佬知道DE1-SoC如何使用HLS部署一个浅层神经网络吗，我最近手敲verilog实现了一个但是精度不行，调整精度花费了大量时间，hls是不是能够快点。本人手上有个altera的fpga（DE1-SOC）。但是不知道如何学习使用HLS，我看网上基本上都是vivdo ...]]></description>
      <category>DE1-SoC</category>
      <author>HJT</author>
      <pubDate>Thu, 06 Jun 2024 09:35:15 +0000</pubDate>
    </item>
    <item>
      <title>关于DE1-Soc开发板中ADC模块的使用方法</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197706</link>
      <description><![CDATA[您好，请问DE1-Soc中ADC79228的使用教程可以在哪里找到，或者应该怎样使用？谢谢！]]></description>
      <category>DE1-SoC</category>
      <author>mirr</author>
      <pubDate>Fri, 21 Oct 2022 02:56:17 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】如何将DE1-SOC FPGA端的ADC数据通过USB传到PC端？</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197691</link>
      <description><![CDATA[Q:如何将DE1-SOC FPGA端的ADC数据通过USB传到PC端？

A:目前暂时没有现成的demo可以参考。

客户可以这样去设计：通过DE1-SOC 的FPGA端的USB-UART口传输ADC数据到PC端。因为FPGA端没有串口， 可以外接一个RFS子卡（http://www.terasic.com.cn/cgi-bin/page/archive.pl?L ...]]></description>
      <category>DE1-SoC</category>
      <author>Doreen</author>
      <pubDate>Tue, 20 Sep 2022 08:06:28 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】插入DE1-SOC到PC“未知设备（设备描述符请求失败）”</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197661</link>
      <description><![CDATA[Q: PC设备管理器显示“未知设备（设备描述符请求失败）”，换过电脑也是同样的问题。

A:可以请客户换跟cable 试试。

再不行，可能需要寄回检测。

（后来检测U1、U7、U16以及REG1损坏，也就是串口和USB Blaster口 处的芯片都有损坏，然后DDR3 处的电平转换REG1器件也 ...]]></description>
      <category>DE1-SoC</category>
      <author>Doreen</author>
      <pubDate>Tue, 14 Jun 2022 06:32:15 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】在uboot阶段，sof转换的未压缩rbf文件配置FPGA不成功</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197595</link>
      <description><![CDATA[Q： 把sof转成不带压缩格式的soc_system.rbf，MSEL全部设置成0，rbf直接拷贝到SD卡，FPGA没有配置成功，该怎么操作才能在uboot阶段配置好FPGA？

A： sof转换成rbf时需要压缩，要不然会无法正常boot，就无法配置FPGA。

可以在SoC EDS窗口中用指令转换成压缩的rbf文件： ...]]></description>
      <category>DE1-SoC</category>
      <author>bingxia</author>
      <pubDate>Tue, 21 Dec 2021 08:54:02 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE1-SoC烧录default.jic文件后，为什么数码管显示乱码</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197581</link>
      <description><![CDATA[Q：DE1-SoC开发板烧录default示例的.jic文件过程中，为什么数码管显示无序乱码，烧录完之后还是乱码？



A：烧.jic 文件的通道是：PC -&gt; FPGA (jtag转换为访问EPCQ的通道）-&gt; EPCQ，即在烧.jic文件时，会先烧录一个jic通道的code，这个code是Quartus软件自带的，没有处 ...]]></description>
      <category>DE1-SoC</category>
      <author>bingxia</author>
      <pubDate>Thu, 09 Dec 2021 07:21:06 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE1-SoC开发板是否支持MATLAB，有搭配MATLAB使用的BSP吗？</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197578</link>
      <description><![CDATA[Q： DE1-SoC开发板是否支持MATLAB，有搭配MATLAB使用的板级支持包（BSP）吗？

A： DE1-SoC开发板可以支持MATLAB，但我们没有开发设计搭配MATLAB使用的BSP。MathWorks官网提供了DE1-SoC搭配MATLAB进行开发设计的示例，可以参考：https://ww2.mathworks.cn/help/hdlcoder ...]]></description>
      <category>DE1-SoC</category>
      <author>bingxia</author>
      <pubDate>Thu, 09 Dec 2021 03:33:18 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】有办法使用DE1-SoC实现3D影像播放吗？</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197543</link>
      <description><![CDATA[Q: 想用DE1-SoC实现3D影像播放，DE1_SoC_TV demo是可以播放外部影像的，假如影像源是3D格式，VGA显示器也支持3D，是否这样播放的就是3D影像呢？DE1-SoC板载的Video Decoder ADV7180和Video ADV7123都没有提到支持3D格式视频。

A:基于DE1_SoC_TV demo的架构应该可以实现 ...]]></description>
      <category>DE1-SoC</category>
      <author>bingxia</author>
      <pubDate>Mon, 01 Nov 2021 02:50:17 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE1-SoC官网上4个Linux镜像的Quartus工程文件</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197516</link>
      <description><![CDATA[Q: 请问DE1-SoC官网上4个Linux镜像（Linux Console、Linux Console with framebuffer、Linux LXDE Desktop和Linux Ubuntu Desktop）的Quartus工程文件在哪可以找到呢？

A: Linux Console镜像对应的Quartus工程是DE1-SoC SystemCD/Demonstrations/SOC_FPGA/de1_soc_GHRD ...]]></description>
      <category>DE1-SoC</category>
      <author>BOB_Sun</author>
      <pubDate>Fri, 24 Sep 2021 09:57:43 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】GPIO接口的36个I/O与FPGA之间的串联电阻有什么作用？</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197463</link>
      <description><![CDATA[Q: 目前想用GPIO_0_D0作GPIO输出高频（60M~100M），但是发现输出波形很差，看DE1-SoC原理图发现，在FPGA到40PIN接口串接了一个类似电阻的东西，请问这个具体是干什么的，可能影响GPIO的高频输出？


A: 图中这些串联电阻（RN2、RN4、...）主要用来阻抗匹配并保护FPGA GP ...]]></description>
      <category>DE1-SoC</category>
      <author>bingxia</author>
      <pubDate>Mon, 23 Aug 2021 03:00:13 +0000</pubDate>
    </item>
    <item>
      <title>DE1-SoC 配套参考资料大全（免费下载、不定期更新！）</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197424</link>
      <description><![CDATA[官网DE1-SoC CD下载：http://www.terasic.com.cn/cgi-bin/page/archive.pl?Language=China&amp;CategoryNo=182&amp;No=870&amp;PartNo=4（包括DE1-SoC英文手册，电路图， 各种外设使用的源码案例，OpenCL包，Linux镜像等）

DE1-SoC 产品视频观看：http://www.terasic.com.cn/cgi-bi ...]]></description>
      <category>DE1-SoC</category>
      <author>BOB_Sun</author>
      <pubDate>Tue, 03 Aug 2021 06:56:52 +0000</pubDate>
    </item>
    <item>
      <title>DE1-SOC开发笔记汇总(转自用户)</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197401</link>
      <description><![CDATA[https://www.cnblogs.com/noticeable/p/7248251.html?wework_cfm_code=NaRITV5aklXJt1XUWgIX85OJRzYjb8MbGaSvH7a454M5YNJyYcfFIKlOkX2QSEy43jGHU0TySIoO2Yn3sHgb4Jo3P354192UvjIkxuTuucDGaJqHkM6Dn8M%3D

点击标题即可进入相关随笔.

DE-SOC开发板VrilogHDL开发相关部分 ...]]></description>
      <category>DE1-SoC</category>
      <author>Doreen</author>
      <pubDate>Wed, 14 Jul 2021 09:33:39 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE1-SoC_GHRD工程中HPS SDRAM时钟的理解</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197381</link>
      <description><![CDATA[Q: DE1_SoC_GHRD工程，打开Qsys系统，看到f2h_sdram0_clock连接的是50MHz clk_0。

但是在hps_0的SDRAM标签栏看到参考时钟是25MHz，这要怎么理解呢？


A: 50MHz clk_0是FPGA-to-HPS bridge的时钟，而HPS SDRAM PLL的时钟是25MHz，来自HPS_CLK2 (EOSC2),  HPS_CLK1 (EOS ...]]></description>
      <category>DE1-SoC</category>
      <author>bingxia</author>
      <pubDate>Wed, 23 Jun 2021 01:28:11 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE1-SOC跑de1soc_ubuntu_1604.img设置静态IP（固定）</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197355</link>
      <description><![CDATA[Q: 使用服务器（Ubuntu 16.04）远程连接多个DE1-SOC（跑de1soc_ubuntu_1604.img）。每当板子重启 服务器就有时候识别不到设备（因为IP 变动了），即使已经设置了/etc/network/interfaces也不行。 

A:
ubuntu 16.04有NetworkManager，先把NetworkManager关掉、停用之后 ...]]></description>
      <category>DE1-SoC</category>
      <author>Doreen</author>
      <pubDate>Wed, 26 May 2021 08:56:38 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】安装QT library时，报错“arm-linux-gnueabihf-g++: not found”</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197276</link>
      <description><![CDATA[Q： 按照DE1-SoC_Control_Panel.pdf 手册的时候，运行到step 5.3 that is: \&quot;Configure, build, and install QT library\&quot;, 报错“arm-linux-gnueabihf-g++: not found”，如下图以及log file所示， 该如何解决？

A：从报错来看，是找不到arm-linux-gnueabihf-g++导致的 ...]]></description>
      <category>DE1-SoC</category>
      <author>BOB_Sun</author>
      <pubDate>Mon, 22 Mar 2021 02:07:50 +0000</pubDate>
    </item>
    <item>
      <title>x86架构上运行的QT 工程（比如hello工程） 编译时用的QT库在哪</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197273</link>
      <description><![CDATA[Q: 最近看DE1-SoC_Control_Panel.pdf 文档有个疑问：在x86 机子上的QT creator 编译hello 工程没有说要下载库，而arm机子上跑的QT 工程  （hello）需要额外下载QT 4.8.5 Library 呢？



A：在x86 机子上的QT creator 编译hello 工程也需要库，只不过x86的library已经包 ...]]></description>
      <category>DE1-SoC</category>
      <author>Doreen</author>
      <pubDate>Thu, 18 Mar 2021 09:18:20 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】Quartus 编译问题: Command \'wsl\' not found.</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197256</link>
      <description><![CDATA[Q: DE1-SoC的GHRD工程，在Q17.1软件中编译正常，但在新的Q20.1版本下进行编译，会报错如下信息：是什么原因呢？


A: 编译Qsys的时候，Quartus会调用nios command shell。 
错误提示信息中包含: Command ‘wsl\' not found. 代表调用nios command shell时需要wsl环境支持 ...]]></description>
      <category>DE1-SoC</category>
      <author>wyzhou</author>
      <pubDate>Wed, 02 Dec 2020 06:29:04 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE1-SoC在Ubuntu系统 SoC EDS 20.1环境中交叉编译出错</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197255</link>
      <description><![CDATA[Q: DE1-SoC开发板，在 Ubuntu系统 SoC EDS 20.1环境中交叉编译my_first_hps-fpga 工程。 
运行make命令报错 make: arm-linux-gnueabihf-gcc: command not found时，该如何解决呢？

A：20.1版本的SoC EDS + DS5沒有包含arm-linux-gnueabihf toolchain。
如果是ubuntu， ...]]></description>
      <category>DE1-SoC</category>
      <author>wyzhou</author>
      <pubDate>Fri, 27 Nov 2020 03:30:39 +0000</pubDate>
    </item>
    <item>
      <title>SoC培训的中文资料</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197205</link>
      <description><![CDATA[2014年友晶科技举办了多场基于DE1-SoC开发板的SoC培训，这些培训资料可以从以下链接进行下载。

**** 本内容被作者隐藏 ****]]></description>
      <category>DE1-SoC</category>
      <author>BOB_Sun</author>
      <pubDate>Wed, 02 Sep 2020 03:05:33 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】如何配置到DE1-SoC上的Si5338 时钟</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=196965</link>
      <description><![CDATA[Q: 如何能够配置到De1-SoC 上的Si5338 时钟，获得需要的时钟输出？

A: 首先，需要在Silicon Labs网站上下载ClockBuilder Desktop工具，从而生成您所需要的 register map 去配置不同时钟。其次，要配合对应烧写Si5338的FPGA 工程，请通过链接: **** 本内容被作者隐藏 ** ...]]></description>
      <category>DE1-SoC</category>
      <author>BOB_Sun</author>
      <pubDate>Thu, 11 Jun 2020 10:25:53 +0000</pubDate>
    </item>
  </channel>
</rss>