<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>MyFPGA Forum - DE3</title>
    <link>http://www.myfpga.org/discuz/forum.php?mod=forumdisplay&amp;fid=114</link>
    <description>Latest 20 threads of DE3</description>
    <copyright>Copyright(C) MyFPGA Forum</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Fri, 19 Jun 2026 06:36:43 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>http://www.myfpga.org/discuz/static/image/common/logo_88_31.gif</url>
      <title>MyFPGA Forum</title>
      <link>http://www.myfpga.org/discuz/</link>
    </image>
    <item>
      <title>【FAQ】转换出的jic下载成功后无法运行</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197210</link>
      <description><![CDATA[Q：开发板：DE3-340
     Quartus 版本：Quartus II 13.0 SP1
    遇到问题：编译自己的工程生成的.sof 可以下载并正常运行，但是完全按照DE3_user_manual.pdf文档Chapter Programming the Serial Configuration Device的内容，使用Convert Programming File转换成.jic ...]]></description>
      <category>DE3</category>
      <author>BOB_Sun</author>
      <pubDate>Mon, 28 Sep 2020 08:22:44 +0000</pubDate>
    </item>
    <item>
      <title>DE3 的Demo更新成Quartus 10.0的版本啦~</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=48713</link>
      <description><![CDATA[DE3 的Demo更新成Quartus 10.0的版本啦~    下载地址：http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=China&amp;CategoryNo=40&amp;No=289&amp;PartNo=4]]></description>
      <category>DE3</category>
      <author>allen_wind</author>
      <pubDate>Thu, 26 Aug 2010 02:43:51 +0000</pubDate>
    </item>
    <item>
      <title>DE３的DDR２例子重新編譯的問題。</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=4523</link>
      <description><![CDATA[我在用友晶的DE３板和Altera９.1套件，發現煩惱的問題：DE３的系統CD裏有提供DE３_DDR２這個例子，但是我用Quartus和Nios IDE ９.1編譯之後，下載到板上卻不能正確運行。

DE３_DDR２檔案夾裏有demo batch，這裏的結果下載到板上是正確的。不知道重新編譯的問題出在哪。 ...]]></description>
      <category>DE3</category>
      <author>Luke</author>
      <pubDate>Wed, 24 Feb 2010 19:26:16 +0000</pubDate>
    </item>
    <item>
      <title>DE3上sensor数据线上阻抗匹配的电阻是多大呢？</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=2277</link>
      <description><![CDATA[谁能告诉我DE3上sensor数据线上阻抗匹配的电阻是多大呢？]]></description>
      <category>DE3</category>
      <author>hua2002100</author>
      <pubDate>Mon, 25 Jan 2010 00:25:17 +0000</pubDate>
    </item>
    <item>
      <title>哪位大哥给我个DE3 System CD</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=1552</link>
      <description><![CDATA[如题  谢谢啦]]></description>
      <category>DE3</category>
      <author>winkingwanglihu</author>
      <pubDate>Fri, 15 Jan 2010 06:36:06 +0000</pubDate>
    </item>
    <item>
      <title>DE3 成功故事 - 史丹佛大學發表侷限型波茲曼模型的發展突破</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=268</link>
      <description><![CDATA[史丹佛大學成功地在 DE3 高速進階開發平台上建構組成大型 Deep Belief Networks 研究的侷限型波茲曼模型 (Restricted Boltzmann Machine)。研究假定 DE3 演算速度為 200mzh，Matlab 演算速度為 2.4g，結果顯示計算侷限型波茲曼模型在 DE3 高速進階開發平台所需時間僅為 ...]]></description>
      <category>DE3</category>
      <author>Floria</author>
      <pubDate>Fri, 04 Sep 2009 01:22:29 +0000</pubDate>
    </item>
    <item>
      <title>DE3+hdmi project</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=126</link>
      <description><![CDATA[請問各位前輩:
使用友晶提供的HDMI project 
額外想把HDMI_RX訊號存到DDR2裡面. 而後再從DDR2取道HDMI_TX作輸出
此部份要如何做比較好 有想過用Nios去控制 不過放進去DDR2在使用TX輸出就是不太行
是不是 需要在各 HDMI controler BUF住進來的值再存到DDR2呢?
有沒有比較 ...]]></description>
      <category>DE3</category>
      <author>ymwu</author>
      <pubDate>Fri, 26 Jun 2009 09:29:46 +0000</pubDate>
    </item>
    <item>
      <title>DE3+DDR2 Quartus 9.0 Compiler Error</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=38</link>
      <description><![CDATA[分享DE3+DDR2 於Quartus 9.0 下的經驗:
==========================================================
由DE3_SystemBuilder 產生的DE3+DDR2 Project, 若在SOPC 內使用Altera DDR2 IP, compile 時會產生以下錯誤:
Error: I/O \&quot;mem_dq[0]\&quot; has dynamic termination contro ...]]></description>
      <category>DE3</category>
      <author>rich</author>
      <pubDate>Thu, 23 Apr 2009 06:45:33 +0000</pubDate>
    </item>
    <item>
      <title>DE3上接頭所使用的HSTC規格跟Altera的HSMC</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=36</link>
      <description><![CDATA[請問有人能夠詳細的說明一下DE3上接頭的HSTC規格跟Altera的HSMC有什麼不一樣的地方嗎 ? 兩者之間是否會有相容性的問題呢 ?]]></description>
      <category>DE3</category>
      <author>dwcc</author>
      <pubDate>Wed, 22 Apr 2009 07:25:46 +0000</pubDate>
    </item>
    <item>
      <title>DE3_LCM_D5M 使用D5M將影像顯示在LCM上</title>
      <link>http://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=6</link>
      <description><![CDATA[請問一下
我要將D5M的影像傳到LCM上
但現在畫面感覺有重疊
不曉得有什麼方法還是TIMING可以解決

我是用DE2的LCM和D5M的範例
改到DE3上面

謝謝]]></description>
      <category>DE3</category>
      <author>jerryhuang23</author>
      <pubDate>Wed, 25 Feb 2009 03:06:31 +0000</pubDate>
    </item>
  </channel>
</rss>