MyFPGA Forum

标题: DE2-70 Nios II Audio與SDRAM硬體讀寫衝突 [打印本页]

作者: baseball0209 时间: 2011-1-26 12:57
标题: DE2-70 Nios II Audio與SDRAM硬體讀寫衝突
大家好:
我想請問，我想在Nios讀取SD卡中的音樂檔，必須在Nios裡建立AUDIO這個IP。而此IP必須使用18.51MHz，而我在硬體有讀寫SDRAM(存取影像)，所以在硬體電路中有建一個 PLL提供Clock給SDRAM使用。但我在Nios部份也必需有一個18.51MHz給AUDIO IP使用 (DE2_70_SD_Card_Audio_Player範例中使用此方法)，但編譯會有錯誤，不知要如何才能解決?

作者: qxqqxqqxq 时间: 2012-3-3 15:00
thanks for your shiring.

作者: 小云 时间: 2012-11-14 11:42
谢谢您的辛苦发帖

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)