MyFPGA Forum

标题: cyclone pll问题 [打印本页]

作者: 当我想起你 时间: 2009-11-12 10:49
标题: cyclone pll问题
使用cyclone 的ep2c20 系列芯片，clk0输入24MHz的时钟，经过调用pll模块，倍频到了48MHz，但是实测输出仍为120MHz，不管怎样倍频，总是倍频5倍，请问哪位大侠能够解释一下？

作者: Pocahontas 时间: 2009-11-12 15:31
对不起.. 你使用的是哪一块板卡呢? 因为我常常用到 PLL 模块, 但都没有发生过这样的问题…

作者: Steady_Chou 时间: 2009-11-12 20:20
你先检查一下你PLL里面的设定是不是正确的?
1. Currently selected device family
2. What is the frequency of the inclock0 input

PLL1.JPG (77.74 KB, 下载次数: 437)

检查PLL设定

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)