MyFPGA Forum

标题: De2的代码 [打印本页]

作者: jazii 时间: 2009-5-4 17:10
标题: De2的代码
关于FIFO在SDRAM上的有没有能解释详细的，就是数据进SDRAM，再送到VGA显示的部分Verilog HDL, 一直没弄明白

作者: xlbian 时间: 2009-5-14 17:54
硬着头皮搞，肯定会懂的！

作者: dwcc 时间: 2009-5-15 18:09
我會建議你先參考一下Altera FIFO IP的文件內容，因為基本功能都是大同小異的，網址為 http://www.altera.com/literature/ug/ug_fifo.pdf

作者: jazii 时间: 2009-5-31 16:10
谢谢！这篇FIFO 应用倒是看了，主要是代码代码中很多数据不知道如何得来，下一步就不知道该如何前进，SDRAM控制本身就很复杂，再硬头皮看看。

作者: dwcc 时间: 2009-7-14 15:59
就我的了解是這樣的 ... 一開始很多的數據配置都是從理論當中得來，但使用的過程當中會根據實際的狀況做調整。

不過嚴格說來DE2所提供的SDRAM controller真的是幫助很大，尤其是對我這種只在乎如何應用的人而言，不過萬一哪天出問題還是得自己下去調整就是了XD

作者: jazii 时间: 2009-7-15 09:41
DE2中几乎所有涉及到SDRAM做缓存传输的都用到了这个例子，所以是很重要，我觉得也是系统的关键代码所在，是要仔细去研究，如果能有详细的说明就好了，自己琢磨有时碰到一个难点后面就进行不下去了。

作者: amwha 时间: 2009-8-6 08:56
学习，学习，

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)