MyFPGA Forum

标题: 并串转换——频率问题 [打印本页]

作者: andylei 时间: 2010-8-30 11:35
标题: 并串转换——频率问题
要将一个16bit的数转换成2个8bit的数据输出，我用了一个2选1复用器和一个模2计数器进行转换，功能满足要求。但是输出的数据的频率为输入数据频率的2倍，我现在要求输出的数据也和原频率一样，请求和怎么改进或是有什么别的方法啊。

作者: andylei 时间: 2010-8-31 09:31
回复 1# andylei

作者: Steady_Chou 时间: 2010-8-31 15:42
如果頻率一樣 data寬度就得一樣不然進跟出會卡弹...
看你的schematic, 輸出是輸入的一半data寬度 , 所以頻率要加倍資料量才會一樣
頻率如果一樣, 資料量就會減半....

作者: andylei 时间: 2010-8-31 16:52
回复 3# Steady_Chou

我也发现了是这样的，但是不知道有没有别的方法啊，请教。

作者: Steady_Chou 时间: 2010-8-31 17:06
有一個辦法... 用一樣的CLK 但是得用DDR (Double Date Rate)的方式抓資料
就是Clock Rising Edge 抓一次, Falling Edge也抓一次
之前有試過這種方式

作者: andylei 时间: 2010-9-2 13:23
回复 5# Steady_Chou

请问一下具体怎么做啊，DDR的原理没弄明白啊

作者: Steady_Chou 时间: 2010-9-6 10:02
你可以用 ALTERA IO 的 IP ~

他有分 ALTDDRIO_IN, ALTDDRIO_OUT & ALTDDRIO_BRID

文件你可以看
http://www.altera.com/literature/ug/ug_altddio.pdf

作者: andylei 时间: 2010-9-7 09:39
好的，谢谢了

作者: DeeZeng 时间: 2011-9-2 17:58
16位宽进 8位宽出出的clk是进的clk的两倍用一个FIFO 就解决了进的宽度设置为16 出的宽度设置为8~~

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)