MyFPGA Forum

标题: DE0上的SDRAM的数据流 [打印本页]

作者: longerlily 时间: 2010-8-30 11:16
标题: DE0上的SDRAM的数据流
我在DE0上改DE2-CCD的程序，DE2-CCD中的SDRAM中有两个写fifo，两个读fifo。都是256*16bit的，SDRAM中分配的是640*480的地址空间，现在有个问题是写fifo满256个地址就往SDRAM中写入数据，当SDRAM写满640*480个数据后，读fifo从SDRAM中读出数据，那此时写fifo还往SDRAM中写吗，还是等读fifo读完640*480个数据后，再往SDRAM中写，如果是后者，应该显示有延时啊，但实际中感觉不到延时的存在，画面很流畅，请高手解释一下，谢谢了

作者: lishyhan 时间: 2010-8-30 13:50
讀的fifo跟寫的fifo 兩個是互相切換輪流使用SDRAM.

作者: Steady_Chou 时间: 2010-8-30 16:39
我想會有延遲的, 但應該速度太快了人眼很難看出來...

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)