MyFPGA Forum

标题: 激励信号的准备 [打印本页]

作者: Pocahontas 时间: 2010-2-28 23:47
标题: 激励信号的准备
本帖最后由 Pocahontas 于 2010-2-28 23:48 编辑

为了获得测试设计的验证结果，激励必须在测试设计中提供。在测试设计中使用的并行激励块提供必要的激励。两个方法被考虑：绝对时间激励和相对时间激励。在第一个方法里，仿真变量被详细描述为相对于仿真时间零点。通过比较，相对时间激励提供初始值，然后在重触发激励前等待一个事件。根据设计者的需要，两种方法可以在测试设计中组合使用。

上表为绝对时间激励，
下表为相对时间激励的vhdl和verilog源代码。

然而，在每一个进程块或初始块中，事件是按照书写的顺序有序的规划的。这说明在仿真时间零点并发的每一个块激励的顺序。多模块应该被用来将复杂的激励顺序分解为有更好的可读性和方便维护的代码。

作者: 林东东321 时间: 2010-3-7 19:37
恩...

作者: 林东东321 时间: 2010-3-14 14:09
恩...

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)