MyFPGA Forum

标题: SOPC　Buildｅｒ中个模块的频率设置 [打印本页]

作者: yuanhuayong 时间: 2010-8-20 01:43
标题: SOPC　Buildｅｒ中个模块的频率设置
我们在使用SOPC　Ｂｕｉｌｅｒ时里面经常涉及到多个时钟，如ＶＧＡ＿ｓｉｎｋ，ＬＴＭ，双时钟ＦＩＦＯ，以及自己加入的IP，这些ＩＰ核模块我们该如何去给他分配ｃｌｋ呢？
例如ＶＧＡ＿ｓｉｎｋ模块，我们用多少的频率，２５Ｍ还是ＣＰＵ的时钟？对于ＬＴＭ，模块的时钟是多少，他与传到屏上的３３Ｍ有联系吗？

作者: huguangheng 时间: 2010-8-20 08:13
回复 1# yuanhuayong

这个问题。。。
模块实际工作需要多少就是多少啊。。。
引入SOPCbuilder对时钟的影响其实是非常小的，因为SOPCbuilder自己会去对异步信号进行握手，当然你也可以手工添加各种异时钟域接口，如DCFIFO、桥
当然和其他接口的异时钟域问题就算是fixed的了，仍然还是会有影响。。比如延迟或开销什么的。。这个就自己判断了。。。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)