MyFPGA Forum

标题: SDRAM [打印本页]

作者: xiaobin 时间: 2010-8-14 11:31
标题: SDRAM
大家好，我要实现在硬件quartus II用自定义Verilog语言SDRAM_4PORT做数据缓存和在软件NIOS IDE用SDRAM做处理缓存，但在顶层文件中SDRAM的引脚只能被分配一次，应该怎么办？急需哪位高手指点，不胜感激！

作者: REN 时间: 2010-8-15 09:43
回复 1# xiaobin

去看看無雙版主得Blog吧..或許能解答您的疑惑

http://www.cnblogs.com/oomusou/a ... 70_photo_frame.html

作者: xiaobin 时间: 2010-8-15 16:51
谢谢你的回复，我看了那个例程，它是用两个SDRAM当做图像采集的存储单元，而我的板只有一个SDRAM，它是用SSRAM做缓存，而我要实现SDRAM既当缓存又当图像采集的存储单元，不知道行不行，有哪位高手大虾指点一下！

作者: oomusou 时间: 2010-8-15 20:43
重點不在一條sdram或兩條sdram
我在那個範例是將兩條sdram合成一條sdram用
所以你DE0的一條sdram將更簡單

主要是你要改用SOPC的SDRAM Controller
然後自己寫CMOS Master Controller
我那個LTM Master Controller你可以直接拿去用
當然不同Quartus II版本的Avalon Bus規格有所不同，Quartus II timing也不同
這你要自己去調試

作者: REN 时间: 2010-8-15 20:52
回复 4# oomusou

無雙版主好久不見阿..

我就是看到那個master 的IP 茅塞頓開..

之前一直想試 master IP 試不出來

還是要多謝你整理blog 解答我的疑惑

作者: oomusou 时间: 2010-8-15 21:03
回复 5# REN

CMOS Master的寫法與LTM Master類似
只是LTM Master是讀取Avalon Bus的數據
而CMOS Master是反過來，寫入Avalon Bus數據

作者: xiaobin 时间: 2010-8-16 16:54
无双版主，看了你给我提供的例程“(原創) 如何設計一個數位相框 (SOC) (Quartus II) (SOPC Builder) (Nios II) (DE2-70) - 真 OO无双之真乱舞书 - 博客园”，我想请教你几个问题：
1，LTM_Controller上有一句“parameter ADDRESSBASE = 32'h0080_0000; // SDRAM frame buffer start address ”，设置了SDRAM的地址，而例程在SOPC BUILDER中SDRAM的地址为：0X04000000-0X07FFFFFF，请问这个地址怎么回事？
2，例程中LTM与SDRAM以32位传输，我想设置为16位传输，因为我只有一个16位的SDRAM，我该怎么改？
3，LTM要占用SDRAM 85%的频宽是怎么回事？
另外版主可否提供CMOS MASTER Controller 的例程
请高手大虾指点一下！

作者: huguangheng 时间: 2010-8-16 22:09
回复 4# oomusou

惊现大神。。。前辈最近又开始频繁写blog了啊。。

作者: wh116wh 时间: 2010-8-18 08:49
不错，请问DE2上可以把SRAM改成图像缓存吗？而不用SDRAM。

作者: wh116wh 时间: 2010-8-18 08:49
焦急等待！

作者: yuanhuayong 时间: 2010-8-20 01:40
回复 6# oomusou

为什么我将你数码相框中的LTM Controller移植到DE0上去后，屏上显示的是乱的呢？这个的频率以及SDRAM的频宽该如何设置呢？
还有，CMOS Master 我加入到工程后，用host files debug as hardware时debug error，提示了一个数字。GDB的使用方法是怎样的呢？

作者: xiaobin 时间: 2010-8-20 16:31
回复 11# yuanhuayong
你好，我也在调试那个LTM_Controller,我的结果是：在NIOS II中显示可以读出图像，但LTM要嘛没反应，要嘛花屏，可否请教你几个问题：LTM_Controller.v中ADDRESSBASE 你设置为多少，我设置为0X00200000，还有一个ltm_nclk,你设置为多少，我设置为25MHZ

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)